CMOS,MOS管,CMOS逻辑电平

CMOS概述

CMOS是Complementary Metal Oxide Semiconductor（互补金属氧化物半(ban)导体）的(de)缩写。它是指制造(zao)大(da)规模集成电(dian)路芯(xin)(xin)片用的(de)一种技术(shu)或用这种技术(shu)制造(zao)出来的(de)芯(xin)(xin)片，是电(dian)脑(nao)主板上的(de)一块可读(du)写的(de)RAM芯(xin)(xin)片。因为可读(du)写的(de)特性，所以在电(dian)脑(nao)主板上用来保(bao)存(cun)BIOS设(she)置完(wan)电(dian)脑(nao)硬件参数(shu)后的(de)数(shu)据，这个芯(xin)(xin)片仅(jin)仅(jin)是用来存(cun)放数(shu)据的(de)。

电压控制(zhi)的一种放大(da)器(qi)件(jian)，是(shi)组成(cheng)(cheng)CMOS数字集成(cheng)(cheng)电路的基本单元。

而对BIOS中各项参数(shu)的(de)设(she)(she)定要通过专门的(de)程序。BIOS设(she)(she)置(zhi)程序一般都被厂商整合在(zai)(zai)芯片(pian)中，在(zai)(zai)开机时通过特定的(de)按键就可进(jin)入BIOS设(she)(she)置(zhi)程序，方便地(di)对系统(tong)进(jin)行设(she)(she)置(zhi)。因此BIOS设(she)(she)置(zhi)有时也被叫做(zuo)CMOS设(she)(she)置(zhi)。

MOS管概述

MOS管又分为两种(zhong)类型(xing)：N型(xing)和P型(xing)。如下图所示：

以N型(xing)管为(wei)例(li)，2端(duan)(duan)为(wei)控制端(duan)(duan)，称为(wei)“栅(zha)极(ji)”;3端(duan)(duan)通常接(jie)地，称为(wei)“源极(ji)”;源极(ji)电(dian)压记(ji)作Vss，1端(duan)(duan)接(jie)正电(dian)压，称为(wei)“漏极(ji)”，漏极(ji)电(dian)压记(ji)作VDD。要使1端(duan)(duan)与(yu)3端(duan)(duan)导通，栅(zha)极(ji)2上要加(jia)高电(dian)平(ping)。

对P型管，栅(zha)极(ji)、源极(ji)、漏极(ji)分别(bie)为(wei)5端、4端、6端。要使4端与6端导(dao)通(tong)，栅(zha)极(ji)5要加低电(dian)平。

在(zai)CMOS工艺制成的(de)(de)逻辑器件或单片机(ji)中，N型(xing)管(guan)与(yu)P型(xing)管(guan)往往是成对出现的(de)(de)。同时(shi)出现的(de)(de)这两(liang)个CMOS管(guan)，任何时(shi)候，只(zhi)要(yao)一(yi)只(zhi)导通(tong)，另一(yi)只(zhi)则不导通(tong)(即“截止”或“关断”)，所以称为“互补型(xing)CMOS管(guan)”。

CMOS逻辑电平

高(gao)速(su)CMOS电路的电源电压VDD通(tong)常为(wei)+5V;Vss接地，是0V。

高(gao)电平(ping)视为逻辑“1”，电平(ping)值的(de)范围为：VDD的(de)65%～VDD(或者VDD-1.5V～VDD)

低电平视(shi)作逻辑“0”，要求不超过VDD的35%或0～1.5V。

+1.5V～+3.5V应看作不(bu)确(que)定电(dian)平。在硬件(jian)设计中要避免出现不(bu)确(que)定电(dian)平。

近年来(lai)，随(sui)着亚微米技术的(de)发(fa)展(zhan)，单片机的(de)电(dian)(dian)(dian)源呈(cheng)下(xia)降(jiang)趋(qu)势。低(di)电(dian)(dian)(dian)源电(dian)(dian)(dian)压有助(zhu)于降(jiang)低(di)功耗。VDD为(wei)3.3V的(de)CMOS器(qi)件已(yi)大量(liang)使用(yong)。在便携(xie)式(shi)应用(yong)中，VDD为(wei)2.7V，甚至1.8V的(de)单片机也(ye)已(yi)经出现(xian)。将来(lai)电(dian)(dian)(dian)源电(dian)(dian)(dian)压还(hai)会继续下(xia)降(jiang)，降(jiang)到0.9V，但低(di)于VDD的(de)35%的(de)电(dian)(dian)(dian)平(ping)视为(wei)逻辑“0”，高于VDD的(de)65%的(de)电(dian)(dian)(dian)平(ping)视为(wei)逻辑“1”的(de)规律仍然是适(shi)用(yong)的(de)。

非门

非门(反向器)是最简单的门电路(lu)，由一对CMOS管组成(cheng)。其工作原理如(ru)下：

A端(duan)为高电(dian)平时(shi)(shi)，P型管(guan)截(jie)止(zhi)，N型管(guan)导通(tong)，输(shu)出(chu)端(duan)C的电(dian)平与Vss保持一(yi)致，输(shu)出(chu)低电(dian)平;A端(duan)为低电(dian)平时(shi)(shi)，P型管(guan)导通(tong)，N型管(guan)截(jie)止(zhi)，输(shu)出(chu)端(duan)C的电(dian)平与VDD一(yi)致，输(shu)出(chu)高电(dian)平。

与非门

与(yu)非门(men)工(gong)作原(yuan)理：

①、A、B输入(ru)均为低(di)电平时，1、2管导通，3、4管截止，C端电压与VDD一致(zhi)，输出高电平。

②、A输入(ru)高电(dian)平，B输入(ru)低(di)电(dian)平时，1、3管导通，2、4管截止，C端电(dian)位(wei)与1管的漏极保持一(yi)致，输出高电(dian)平。

③、A输入低电(dian)平(ping)(ping)，B输入高电(dian)平(ping)(ping)时，情况与②类似，亦(yi)输出高电(dian)平(ping)(ping)。

④、A、B输入均为高电(dian)平(ping)(ping)时，1、2管截(jie)止(zhi)，3、4管导通，C端电(dian)压(ya)与地(di)一致(zhi)，输出(chu)低(di)电(dian)平(ping)(ping)。

或非门

或非门工作原理：

①、A、B输(shu)入(ru)均为低电平时，1、2管导通，3、4管截(jie)止，C端电压与(yu)VDD一(yi)致，输(shu)出高电平。

②、A输(shu)入(ru)高电(dian)平(ping)，B输(shu)入(ru)低(di)电(dian)平(ping)时，1、4管导(dao)通，2、3管截止(zhi)，C端输(shu)出低(di)电(dian)平(ping)。

③、A输入低电平，B输入高电平时(shi)，情(qing)况(kuang)与②类似(si)，亦输出低电平。

④、A、B输入均为高(gao)电(dian)平时，1、2管截止，3、4管导通，C端电(dian)压(ya)与地一致(zhi)，输出低电(dian)平。

注：

将上述“与非(fei)”门(men)、“或(huo)非(fei)”门(men)逻辑(ji)符号的(de)输(shu)出端的(de)小圆圈去掉，就成了“与”门(men)、“或(huo)”门(men)的(de)逻辑(ji)符号。而实(shi)现“与”、“或(huo)”功能的(de)电路图(tu)则必须在(zai)输(shu)出端加(jia)上一(yi)个反向(xiang)器，即(ji)加(jia)上一(yi)对(dui)CMOS管(guan)，因此，“与”门(men)实(shi)际上比“与非(fei)”门(men)复杂(za)，延迟时间(jian)也长(zhang)些，这(zhei)一(yi)点在(zai)电路设计中(zhong)要注意。

三态门

三态门的工(gong)作原(yuan)理：

当(dang)控制端C为“1”时，N型管(guan)3导通，同时，C端电平(ping)通过(guo)反向器(qi)后成为低电平(ping)，使P型管(guan)4导通，输(shu)入端A的电平(ping)状(zhuang)况可(ke)以通过(guo)3、4管(guan)到(dao)达输(shu)出(chu)端B。

当控制(zhi)端C为(wei)“0”时，3、4管都(dou)截止，输(shu)(shu)入端A的电平状(zhuang)况无法到达输(shu)(shu)出(chu)(chu)端B，输(shu)(shu)出(chu)(chu)端B呈(cheng)现高电阻的状(zhuang)态，称为(wei)“高阻态”。

这(zhei)个器(qi)件也(ye)称作“带控制(zhi)端的传输门”。带有一定驱动能(neng)力(li)的三态(tai)门也(ye)称作“缓冲器(qi)”，逻辑符(fu)号是一样(yang)的。

注：

从CMOS等效(xiao)电路或者真值表(biao)、逻辑(ji)表(biao)达(da)式上(shang)都可(ke)以(yi)看(kan)出，把“0”和“1”换个(ge)位(wei)置，“与(yu)非”门就(jiu)变(bian)成了“或非”门。对(dui)于(yu)“1”有效(xiao)的信号是“与(yu)非”关系，对(dui)于(yu)“0”有效(xiao)的信号是“或非”关系。

上述图中画(hua)的(de)逻(luo)辑器件符号均(jun)是正逻(luo)辑下的(de)输入、输出(chu)关系，即对“1”(高电平)有(you)(you)效(xiao)而言。而单片机中的(de)多数控制信(xin)号是按照(zhao)负有(you)(you)效(xiao)(低电平有(you)(you)效(xiao))定义(yi)的(de)。例如片选信(xin)号CS(Chip Select)，指该(gai)信(xin)号为“0”时具有(you)(you)字(zi)符标明的(de)意义(yi)，即该(gai)信(xin)号为“0”表示该(gai)芯片被选中。因(yin)此，“或非”门的(de)逻(luo)辑符号也可以画(hua)成下图。

组合逻辑电路

“与非”门、“或非”门等(deng)逻辑电(dian)(dian)路(lu)的不同组(zu)合可以得到各种组(zu)合逻辑电(dian)(dian)路(lu)，如译(yi)码器、解码器、多路(lu)开关等(deng)。

组合(he)逻辑(ji)电路(lu)的(de)实现可(ke)以使用现成的(de)集成电路(lu)，也(ye)可(ke)以使用可(ke)编(bian)程(cheng)逻辑(ji)器件，如PAL、GAL等实现。

联系方式(shi)：邹先生

联系(xi)电(dian)话：0755-83888366-8022

手机：18123972950

QQ：2880195519

联系(xi)地(di)址：深圳(zhen)市福田区(qu)车公庙天(tian)安数码城(cheng)天(tian)吉大厦(sha)CD座5C1

请搜微信(xin)公众(zhong)号:“KIA半导体”或扫一(yi)扫下(xia)图(tu)“关(guan)注”官方微信(xin)公众(zhong)号

请“关注”官(guan)方(fang)微(wei)信(xin)公众号:提(ti)供(gong) MOS管 技术(shu)帮(bang)助