power mosfet概述 原理|结构|特性|主要参数|注意事项详解

什么是power mosfet

power mosfet，中(zhong)文(wen)是(shi)电力(li)场(chang)效(xiao)应晶(jing)体(ti)管(guan)的(de)意思。电力(li)场(chang)效(xiao)应晶(jing)体(ti)管(guan)分为两种(zhong)类型(xing)(xing)，结型(xing)(xing)和绝缘栅(zha)型(xing)(xing)，但通常所(suo)说的(de)是(shi)绝缘栅(zha)型(xing)(xing)中(zhong)的(de)MOS型(xing)(xing)（Metal Oxide Semiconductor FET），简称电力(li)MOSFET（Power MOSFET）。

P-MOSFET是用栅极电(dian)压来控制漏极电(dian)流(liu)，它的(de)显(xian)著特点是驱动电(dian)路简单，驱动功(gong)率小(xiao)(xiao)，开关速度快(kuai)，工(gong)作(zuo)频率高(gao)；但是其(qi)电(dian)流(liu)容量(liang)小(xiao)(xiao)，耐(nai)压低，只(zhi)用于(yu)小(xiao)(xiao)功(gong)率的(de)电(dian)力电(dian)子装置，其(qi)工(gong)作(zuo)原理(li)与普通MOSFET一(yi)样(yang)。

特性

power mosfet的主要(yao)特(te)(te)性(xing)(xing)如(ru)下(xia)：power mosfet静态特(te)(te)性(xing)(xing)主要(yao)指输出特(te)(te)性(xing)(xing)和转移(yi)特(te)(te)性(xing)(xing), 与静态特(te)(te)性(xing)(xing)对应的主 要(yao)参数有(you)漏(lou)极击穿电(dian)(dian)压(ya)(ya)(ya),漏(lou)极额(e)定(ding)电(dian)(dian)压(ya)(ya)(ya),漏(lou)极额(e)定(ding)电(dian)(dian)流和栅极开(kai)启电(dian)(dian)压(ya)(ya)(ya)等.

1、静态特性

(1) 输(shu)(shu)出(chu)(chu)特性(xing) 输(shu)(shu)出(chu)(chu)特性(xing)即(ji)是漏(lou)极(ji)的(de)伏(fu)安特性(xing).特性(xing)曲线,如图 2(b)所示.由图所见,输(shu)(shu)出(chu)(chu) 特性(xing)分为(wei)截止,饱(bao)和(he)(he)与非(fei)饱(bao)和(he)(he) 3 个区域(yu).这里饱(bao)和(he)(he),非(fei)饱(bao)和(he)(he)的(de)概念与 GTR 不(bu)同. 饱(bao)和(he)(he)是指(zhi)漏(lou)极(ji)电(dian)流 ID 不(bu)随漏(lou)源(yuan)电(dian)压 UDS 的(de)增(zeng)加而增(zeng)加,也就是基(ji)本保持不(bu)变;非(fei) 饱(bao)和(he)(he)是指(zhi)地 UCS 一(yi)定时,ID 随 UDS 增(zeng)加呈线性(xing)关系变化.

(2) 转移特性 转移特性表示漏极电(dian)流 ID 与栅(zha)源之间电(dian)压 UGS 的(de)转移特性关(guan)系(xi)曲线, 如图(tu) 2(a) 所示. 转移特性可表示出(chu)(chu)器(qi)件的(de)放(fang)大(da)能力, 并且是与 GTR 中的(de)电(dian)流增益 β 相似. 由于power mosfet是压控器(qi)件,因此用跨(kua)导(dao)这一参数来(lai)表示.跨(kua)导(dao)定(ding)义(yi)为 (1) 图(tu)中 UT 为开启电(dian)压,只有当 UGS=UT 时才会出(chu)(chu)现(xian)导(dao)电(dian)沟道(dao),产生漏极电(dian)流 ID

2、动态特性

动态特(te)性主要描(miao)述输入量与输出(chu)量之间的(de)时(shi)间关(guan)系,它(ta)影响(xiang)器(qi)件的(de)开(kai)关(guan)过程.由于该器(qi)件为单极型(xing),靠多数(shu)载流子导 电,因此开(kai)关(guan)速度快(kuai),时(shi)间短,一般在(zai)纳秒数(shu)量级.

power mosfet的动(dong)态(tai)特性.如图所示(shi).

power mosfet栅(zha)极(ji)电(dian)(dian)阻;RL 为漏(lou)极(ji)负载电(dian)(dian)阻;RF 用以检测漏(lou)极(ji) 电(dian)(dian)流.power mosfet的(de)(de)(de)开(kai)(kai)关(guan)过(guo)程波形(xing),如(ru)图 3(b)所示. power mosfet的(de)(de)(de)开(kai)(kai)通(tong)过(guo)程:由(you)于 Power MOSFET 有输(shu)(shu)入电(dian)(dian)容,因此当脉 冲电(dian)(dian)压(ya) up 的(de)(de)(de)上(shang)升(sheng)沿到来时(shi)(shi)(shi),输(shu)(shu)入电(dian)(dian)容有一个充电(dian)(dian)过(guo)程,栅(zha)极(ji)电(dian)(dian)压(ya) uGS 按指数曲线 上(shang)升(sheng).当 uGS 上(shang)升(sheng)到开(kai)(kai)启电(dian)(dian)压(ya) UT 时(shi)(shi)(shi),开(kai)(kai)始(shi)形(xing)成导电(dian)(dian)沟道并出(chu)现漏(lou)极(ji)电(dian)(dian)流 iD.从 up 前沿时(shi)(shi)(shi)刻(ke)到 uGS=UT,且(qie)开(kai)(kai)始(shi)出(chu)现 iD 的(de)(de)(de)时(shi)(shi)(shi)刻(ke),这(zhei)(zhei)段时(shi)(shi)(shi)间(jian)称为开(kai)(kai)通(tong)延时(shi)(shi)(shi)时(shi)(shi)(shi)间(jian) td(on).此 后,iD 随 uGS 的(de)(de)(de)上(shang)升(sheng)而(er)上(shang)升(sheng),uGS 从开(kai)(kai)启电(dian)(dian)压(ya) UT 上(shang)升(sheng)到power mosfet临近饱和区 的(de)(de)(de)栅(zha)极(ji)电(dian)(dian)压(ya) uGSP 这(zhei)(zhei)段时(shi)(shi)(shi)间(jian),称为上(shang)升(sheng)时(shi)(shi)(shi)间(jian) tr.这(zhei)(zhei)样power mosfet的(de)(de)(de)开(kai)(kai)通(tong)时(shi)(shi)(shi)间(jian)

ton=td(on)+tr(2)

power mosfet 的关断过程:当 up 信号电压下降到 0 时,栅极输入电容上储 存的电荷通过电阻 RS 和 RG 放电,使栅极电压按指数曲线下降,当下降到 uGSP 继 续下降,iD 才开始减小,这段时间称为关断延时时间 td(off).此后,输入电容继续 放电,uGS 继续下降,iD 也继续下降,到 uGST 时导电沟道消失,iD=0, 这段时间称为下降时间 tf.这样 Power MOSFET 的关断时间

toff=td(off)+tf (3)

从上述(shu)分析(xi)可(ke)知,要(yao)提(ti)高器(qi)件的(de)(de)(de)开关(guan)速(su)(su)(su)度,则(ze)必须减小开关(guan)时间(jian).在输入(ru)(ru)电(dian) 容一定(ding)的(de)(de)(de)情况下,可(ke)以(yi)通(tong)过降低驱(qu)动(dong)电(dian)路的(de)(de)(de)内阻 RS 来(lai)加快开关(guan)速(su)(su)(su)度. 电(dian)力场效应管晶(jing)体(ti)管是(shi)压控器(qi)件,在静态时几乎不(bu)输入(ru)(ru)电(dian)流.但在开关(guan)过程 中,需要(yao)对输入(ru)(ru)电(dian)容进行充放电(dian),故仍(reng)需要(yao)一定(ding)的(de)(de)(de)驱(qu)动(dong)功(gong)率.工(gong)作(zuo)速(su)(su)(su)度越快,需 要(yao)的(de)(de)(de)驱(qu)动(dong)功(gong)率越大。

主要参数

power mosfet的主要参数(shu)

除跨导Gfs、开启电(dian)压(ya)UT以及td(on)、tr、td(off)和tf之(zhi)外还有：

(1)漏极电(dian)压UDS——电(dian)力MOSFET电(dian)压定(ding)额

(2)漏(lou)极直流(liu)(liu)电(dian)流(liu)(liu)ID和漏(lou)极脉(mai)冲电(dian)流(liu)(liu)幅值(zhi)IDM——电(dian)力MOSFET电(dian)流(liu)(liu)定额

(3)栅源电压UGS—— UGS>20V将导(dao)致绝缘层击穿 。

(4)极(ji)间电容——极(ji)间电容CGS、CGD和CDS

间加正向电压(ya)使(shi)N型半导(dao)体中的多数载流子-电子由源极出发，经过沟道到(dao)达漏极形成(cheng)漏极电流ID。

power mosfet结构、原理、正向导通解析

所谓功率MOS就(jiu)是要(yao)承受(shou)大(da)功率，换言之也就(jiu)是高(gao)电压、大(da)电流。我们结合一(yi)般的(de)低压MOSFET来讲(jiang)解如何改变(bian)结构实(shi)现高(gao)压、大(da)电流。

1) 高(gao)电压(ya)(ya)(ya)：一般(ban)的MOSFET如(ru)果Drain的高(gao)电压(ya)(ya)(ya)，很容易导致器(qi)件(jian)击穿(chuan)，而(er)一般(ban)击穿(chuan)通道就(jiu)是器(qi)件(jian)的另外(wai)三端(S/G/B)，所以要(yao)解决高(gao)压(ya)(ya)(ya)问题必须堵死这三端。Gate端只能(neng)靠(kao)(kao)场氧垫(dian)在Gate下面隔离与漏的距(ju)离(Field-Plate)，而(er)Bulk端的PN结击穿(chuan)只能(neng)靠(kao)(kao)降(jiang)低PN结两边的浓度，而(er)最(zui)讨(tao)厌的是到Source端，它则(ze)需要(yao)一个长(zhang)(zhang)长(zhang)(zhang)的漂移区来作为漏极串联电阻分压(ya)(ya)(ya)，使得(de)电压(ya)(ya)(ya)都降(jiang)在漂移区上(shang)就(jiu)可以了。

2) 大(da)电(dian)流(liu)：一般的(de)(de)(de)MOSFET的(de)(de)(de)沟(gou)道(dao)长度有Poly CD决定(ding)，而功率MOSFET的(de)(de)(de)沟(gou)道(dao)是靠(kao)两次扩(kuo)散的(de)(de)(de)结深差来控(kong)制，所以(yi)只(zhi)要(yao)process稳(wen)定(ding)就可以(yi)做的(de)(de)(de)很(hen)小，而且不(bu)受光刻精度的(de)(de)(de)限制。而器件的(de)(de)(de)电(dian)流(liu)取(qu)决于W/L，所以(yi)如果要(yao)获得大(da)电(dian)流(liu)，只(zhi)需要(yao)提高W就可以(yi)了。

虽然这样(yang)的(de)(de)器(qi)件能够实现大功率要(yao)求，可是它依然有(you)它固有(you)的(de)(de)缺点(dian)，由于(yu)它的(de)(de)源(yuan)、栅、漏三端都在表面，所以漏极与(yu)源(yuan)极需要(yao)拉的(de)(de)很长，太浪费芯片(pian)面积(ji)。而且由于(yu)器(qi)件在表面则器(qi)件与(yu)器(qi)件之间如果要(yao)并联则复杂性增加而且需要(yao)隔离。

所以(yi)后来发(fa)展了VDMOS(Vertical DMOS)，把漏(lou)极(ji)统一放到Wafer背(bei)面去了，这样漏(lou)极(ji)和源极(ji)的(de)漂移区(qu)长度完全可以(yi)通过背(bei)面减薄来控制，而且这样的(de)结构更利(li)于管子之(zhi)间的(de)并联结构实现(xian)大功率化。但是在BCD的(de)工艺中还是的(de)利(li)用LDMOS结构，为了与CMOS兼容(rong)。

再(zai)给大家讲一(yi)下VDMOS的(de)(de)(de)发(fa)展(zhan)及演变吧(ba)，最早的(de)(de)(de)VDMOS就(jiu)是(shi)(shi)(shi)直接把LDMOS的(de)(de)(de)Drain放到了背(bei)面(mian)通过背(bei)面(mian)减(jian)薄、Implant、金属蒸发(fa)制(zhi)作(zuo)出来的(de)(de)(de)(如下图)，他(ta)就(jiu)是(shi)(shi)(shi)传说中的(de)(de)(de)Planar VDMOS，它(ta)和传统的(de)(de)(de)LDMOS比挑(tiao)战在于(yu)背(bei)面(mian)工艺(yi)(yi)。但是(shi)(shi)(shi)它(ta)的(de)(de)(de)好处(chu)是(shi)(shi)(shi)正面(mian)的(de)(de)(de)工艺(yi)(yi)与传统CMOS工艺(yi)(yi)兼容，所以它(ta)还是(shi)(shi)(shi)有(you)生(sheng)命(ming)力的(de)(de)(de)。但是(shi)(shi)(shi)这种结构的(de)(de)(de)缺点在于(yu)它(ta)沟道是(shi)(shi)(shi)横在表面(mian)的(de)(de)(de)，面(mian)积(ji)利用率(lv)还是(shi)(shi)(shi)不够(gou)高。

再后(hou)来为了(le)克服Planar DMOS带来的(de)(de)缺(que)点(dian)，所以发(fa)展(zhan)了(le)VMOS和(he)UMOS结构。他们的(de)(de)做法(fa)是在Wafer表面挖一个(ge)(ge)槽(cao)，把管子的(de)(de)沟(gou)道从原来的(de)(de)Planar变成(cheng)了(le)沿着(zhe)槽(cao)壁的(de)(de)vertical，果然是个(ge)(ge)聪明的(de)(de)想法(fa)。但是一个(ge)(ge)馅饼总(zong)(zong)是会搭配(pei)一个(ge)(ge)陷阱(IC制造总(zong)(zong)是在不断trade-off)，这样的(de)(de)结构天生的(de)(de)缺(que)点(dian)是槽(cao)太深容易(yi)电场集中(zhong)而导致击(ji)穿，而且(qie)工艺(yi)难度和(he)成(cheng)本都(dou)很(hen)高，且(qie)槽(cao)的(de)(de)底(di)部(bu)必须绝对rouding，否则很(hen)容易(yi)击(ji)穿或(huo)者产生应力(li)的(de)(de)晶(jing)格缺(que)陷。但是它的(de)(de)优点(dian)是晶(jing)饱数量(liang)比(bi)原来多很(hen)多，所以可以实现更多的(de)(de)晶(jing)体管并(bing)联，比(bi)较适(shi)合低电压大(da)电流(liu)的(de)(de)application。

power mosfet注意事项
1、防止静电击穿

防(fang)止(zhi)静电(dian)击穿时应(ying)注意：

(1)在(zai)MOSFET测(ce)试和接人电路之(zhi)前，应存放在(zai)静电包装袋、导电材料或(huo)金属容器中，不能放在(zai)塑(su)料盒或(huo)塑(su)料袋中。取用时(shi)应拿管壳(qiao)部(bu)分而不是(shi)引线(xian)部(bu)分。工作人员需通过腕带(dai)良好接地(di)。

(2)将MOSFET接入电(dian)路时，工作台和烙铁都必(bi)须良好接地，焊(han)接时电(dian)烙铁功率应不超过25W，最(zui)好是用(yong)内热式烙铁。先焊(han)栅极，后焊(han)漏(lou)极与源极。

(3)在测(ce)试MOSFET时(shi)(shi)(shi)，测(ce)量仪(yi)器和工作台都必须良好接地，并尽量减少(shao)相同仪(yi)器的使用次数和使用时(shi)(shi)(shi)间，从而尽快作业。MOsFET的三个电(dian)(dian)极(ji)未全部接入(ru)测(ce)试仪(yi)器或电(dian)(dian)路前(qian)．不要施加(jia)电(dian)(dian)压。改换测(ce)试范围时(shi)(shi)(shi)，电(dian)(dian)压和电(dian)(dian)流都必须先恢复到零。

(4)注意栅(zha)极电(dian)压不(bu)要过限。有些型(xing)号的(de)电(dian)力MOSFET内(nei)部输入(ru)端接有齐纳保护(hu)二极管，这种器件(jian)栅(zha)源(yuan)间的(de)反向电(dian)压不(bu)得超过0．3V，对(dui)于内(nei)部未(wei)设齐纳保护(hu)：极管的(de)器件(jian)，应在栅(zha)源(yuan)同(tong)外接齐纳保护(hu)二极管或外接其(qi)他保护(hu)电(dian)路。

(5)使用MOSFET时，尽最不穿易产生静电荷的服(fu)装(如尼龙服(fu)装)。

(6)在操(cao)作现(xian)场(chang)，要尽量(liang)回避易(yi)带(dai)电(dian)的绝缘(yuan)体(特(te)别是化学纤维和(he)靼料(liao)易(yi)带(dai)电(dian))和(he)使用导电(dian)性物质。例如：导电(dian)性底板、空气离子化增压器等，并避免操(cao)作现(xian)场(chang)放置易(yi)产生静电(dian)的物质，保证操(cao)作现(xian)场(chang)湿度(du)适当。当湿度(du)过高时，可采取加温(wen)措(cuo)施，正确的操(cao)作现(xian)场(chang)防静电(dian)措(cuo)施。

2、防止偶然性振荡损坏器件

电(dian)力MOSFET在(zai)与(yu)测试仪(yi)(yi)器、接(jie)插盒(he)等仪(yi)(yi)器的(de)输(shu)入电(dian)容、输(shu)入电(dian)阻匹(pi)配不当时，可(ke)(ke)能出现偶然性振(zhen)荡，造(zao)成器件(jian)损坏(huai)。因此，在(zai)用(yong)图示仪(yi)(yi)等仪(yi)(yi)器测试时，在(zai)器件(jian)的(de)栅极端子处接(jie)lOkfl串联电(dian)阻，也可(ke)(ke)在(zai)栅源问(wen)外接(jie)约0．5妒(du)的(de)电(dian)容器。

(1)场效应晶(jing)体管互(hu)导大小与(yu)工作区有(you)关，电压越低则越高。

(2)结型(xing)场(chang)效应晶(jing)体管的豫、漏极可以互换使用。

(3)绝(jue)缘栅型场效应晶体(ti)管．在栅极(ji)开路时极(ji)易(yi)受周围(wei)磁场作(zuo)用，会(hui)产生瞬问高(gao)电压使栅极(ji)击穿(chuan)。故在存放时，应将三个(ge)引(yin)脚短(duan)路，防止静电感应电荷击穿(chuan)绝(jue)缘栅。

(4)工作点的选择，应不(bu)得超过额定漏源电压、栅源电压、耗散功率及最大电流所允许的数值。

(5)测试绝缘栅场效应(ying)晶体(ti)管时，测试仪器应(ying)良好接地，以免击穿栅极。

(6)需采取防潮措施，防止由于输(shu)入(ru)阻抗下(xia)降(jiang)造成场效应晶体管性能恶化。

联系方(fang)式(shi)：邹先(xian)生

联系电话：0755-83888366-8022

手机：18123972950

QQ：2880195519

联(lian)系地址：深圳(zhen)市(shi)福田区(qu)车公庙天安数(shu)码城天吉大厦(sha)CD座5C1

请搜微信公众(zhong)号:“KIA半(ban)导体”或扫(sao)一扫(sao)下(xia)图“关注”官方微信公众(zhong)号

请“关注”官方(fang)微信公众号:提供 MOS管 技术(shu)帮助