CMOS,CMOS集成电路(lu)闩锁(suo)效应措施详解！
信(xin)息(xi)来源：本站 日期：2017-05-22
CMOS电路的阱结构最主要的问题在于闩锁现象，闩锁是由阱结构中寄生的pn—p-n二极管作用所造成的，如图6.3】所示，寄生的p—n-I，一n二极管是由一横向的p-n-p及一纵向的n-p-n双极型晶体管所组成的．p沟道MOSFFT的源极、n衬底及p阱分别为横向p-n-p双极型晶体管的发射极、基极及集电极；n沟道MOSFET的源极、p阱及n衬底分别为纵向n-p-n双极型晶体管的发射极、基极及集极其寄生部分的等效电路如图6.32所示．凡及Rw分别为衬底及阱中的串联电阻．每一晶体管的基极是由另一晶体管的集电极所MOS管驱动，并(bing)形成一正(zheng)反馈回路(lu)，其(qi)架(jia)构就如第5章中所(suo)讨(tao)论的可控硅器件( thyristor)．闩锁发生于两个(ge)双极型(xing)晶体管的共射电流(liu)增益乘(cheng)积大(da)于l时(shi)．当发生闩锁时(shi)'一大(da)电流(liu)将由电源(yuan)供应处(Vpo)流(liu)向接(jie)地(di)端，导致一般正(zheng)常(chang)电路(lu)工作中断，甚至会(hui)由于高电流(liu)散热的问题．而损坏芯片本身．
为避(bi)免(mian)发生(sheng)闩锁(suo)效应，必须减少(shao)(shao)寄生(sheng)双极型晶(jing)体管的(de)(de)电(dian)(dian)(dian)流(liu)增(zeng)益(yi)，一(yi)种方(fang)法(fa)(fa)是使用金掺杂(za)或中子辐射，以降(jiang)低(di)少(shao)(shao)数(shu)载流(liu)子的(de)(de)寿命，但此方(fang)法(fa)(fa)不易控制且也会导致漏电(dian)(dian)(dian)流(liu)的(de)(de)增(zeng)加．深阱(jing)(jing)结构或高能量注(zhu)入以形成倒(dao)退(tui)阱(jing)(jing)( retrograde well)，可以提(ti)升基极杂(za)质(zhi)浓度(du)，因而降(jiang)低(di)纵向双极型晶(jing)体管的(de)(de)电(dian)(dian)(dian)流(liu)增(zeng)益(yi)．在倒(dao)退(tui)阱(jing)(jing)结构中，阱(jing)(jing)掺杂(za)浓度(du)的(de)(de)峰值位于远离表(biao)面(mian)的(de)(de)衬(chen)底中．另一(yi)种减少(shao)(shao)闩锁(suo)效应的(de)(de)方(fang)法(fa)(fa)，是将器件制作于高掺杂(za)衬(chen)底上的(de)(de)低(di)掺杂(za)外(wai)延层中，如图(tu)6. 33所示．高掺杂(za)衬(chen)底提(ti)供一(yi)个收(shou)集(ji)电(dian)(dian)(dian)流(liu)的(de)(de)高传导路径，这些电(dian)(dian)(dian)流(liu)随(sui)后会由表(biao)面(mian)接(jie)点流(liu)出．
闩锁亦可通过沟(gou)槽隔离(li)（trench isolation．或译沟(gou)渠(qu)绝缘）结(jie)构(gou)来加(jia)以避开(kai)，制作沟(gou)槽隔离(li)的工艺将于第14章中讨论(lun)．因为(wei)n沟(gou)道(dao)与p沟(gou)道(dao)MOSFET被沟(gou)槽所(suo)隔开(kai)，所(suo)以此种方法(fa)可以消(xiao)除闩锁．
联(lian)系方式(shi)：邹先(xian)生
联系(xi)电话(hua)：0755-83888366-8022
手机：18123972950
QQ：2880195519
联系地址：深圳市福田区(qu)车公庙天安数码(ma)城天吉大厦CD座5C1
关注KIA半(ban)导体工程(cheng)专辑请搜微信号:“KIA半(ban)导体”或点击本文下方(fang)图片扫一扫进入官方(fang)微信“关注”
长(zhang)按二维码识别关注
