利盈娱乐(中国)创新平台有限公司

MOSFET击穿电压有哪几种(zhong)

场效(xiao)应管的(de)三极:源级(ji)（Source）S、漏级(ji)（Drain）D、栅(zha)级(ji)（Gate）G

(这里不讲栅极(ji)GOX击(ji)穿了啊，只针对MOSFET击(ji)穿电(dian)压漏极(ji)电(dian)压击(ji)穿)

先讲测(ce)试条件(jian)(jian)，都(dou)是源(yuan)栅(zha)衬底都(dou)是接地，然后(hou)扫描漏(lou)(lou)极(ji)电(dian)压，直至Drain端(duan)电(dian)流达到(dao)1uA。所以(yi)从器件(jian)(jian)结构上看，它的(de)漏(lou)(lou)电(dian)通道有三条：Drain（漏(lou)(lou)级）到(dao)source（源(yuan)级）、Drain（漏(lou)(lou)级）到(dao)Bulk、Drain（漏(lou)(lou)级）到(dao)Gate（栅(zha)级）。

1)MOSFET击穿电压-Drain（漏极）->Source（源极）穿通击穿

这(zhei)个主要是Drain（漏(lou)极(ji)）加反偏(pian)电压后，使得Drain（漏极）/Bulk的PN结耗尽区延展，当耗尽区碰到Source（源极）的时候，那源漏之间就不需要开启就形成了通路，所以叫做穿通(punchthrough)。那如何防止穿通呢,这就要回到二极管反偏特性了，耗尽区宽度除了与电压有关，还与两边的掺杂浓度有关，浓度越高可以抑制耗尽区宽度延展，所以flow里面有个防穿通注入(APT:AntiPunchThrough)，记住它要打和well同type的specis。当然实际遇到WAT的BV跑了而且确定是从Source（源极）端走了，可能还要看是否PolyCD或Spacer宽度，或者LDD_IMP问题了，那如何排除呢这就要看你是否NMOS和PMOS都跑了POLYCD可以通过Poly相关的WAT来验证。

对于穿通击穿，有以下一些特征：

(1)穿通(tong)击穿的击穿点(dian)软，击穿过程中，电(dian)流(liu)有(you)逐步增大的特(te)征(zheng)，这是因为(wei)耗(hao)尽层扩(kuo)展较宽，产生电(dian)流(liu)较大。另一方(fang)面(mian)，耗(hao)尽层展宽大容易发生DIBL效应，使源衬底结正偏出现电流逐步增大的特征。

(2)穿通击穿的软击穿点发生在源漏的耗尽层相接时，此时源端的载流子注入到耗尽层中，被耗尽层中的电场加速达到漏端，因此，穿通击穿的电流也有急剧增大点，这个电流的急剧增大和雪崩击穿时电流急剧增大不同，这时的电流相当于源衬底PN结正向导通时的电流，而雪崩击穿时的电流主要为PN结反向击穿时的雪崩电流，如不作限流，雪崩击穿的电流要大。

(3)穿通击穿一般不会出现破坏性击穿。因为穿通击穿场强没有达到雪崩击穿的场强，不会产生大量电子空穴对。

(4)穿通击穿一般发生在沟道体内，沟道表面不容易发生穿通，这主要是由于沟道注入使表面浓度比浓度大造成，所以，对NMOS管一般都有防穿通注入。

(5)一般的，鸟嘴边缘的浓度比沟道中间浓度大，所以穿通击穿一般发生在沟道中间。

(6)多晶栅长(zhang)度(du)对穿(chuan)(chuan)(chuan)通(tong)击穿(chuan)(chuan)(chuan)是(shi)有(you)影(ying)响的，随着(zhe)栅长(zhang)度(du)增加(jia)，击穿(chuan)(chuan)(chuan)增大。而对雪崩击穿(chuan)(chuan)(chuan)，严格(ge)来(lai)说也有(you)影(ying)响，但是(shi)没有(you)那么显著。

2)MOSFET击穿电压-Drain（漏极）->Bulk雪崩击穿

这(zhei)就单(dan)纯是(shi)PN结雪崩击(ji)(ji)(ji)穿(chuan)(chuan)了(**alancheBreakdown)，主(zhu)要是(shi)漏(lou)极反偏(pian)电压(ya)下使得PN结耗尽区展(zhan)宽，则反偏(pian)电场加在了PN结反偏(pian)上(shang)面，使得电子(zi)加速(su)撞击(ji)(ji)(ji)晶(jing)格产生新的(de)电子(zi)空穴对(dui)(Electron-Holepair)，然后(hou)电子(zi)继(ji)续撞击(ji)(ji)(ji)，如此雪崩倍增(zeng)下去(qu)导致击(ji)(ji)(ji)穿(chuan)(chuan)，所(suo)以这(zhei)种(zhong)击(ji)(ji)(ji)穿(chuan)(chuan)的(de)电流几乎(hu)快速(su)增(zeng)大，I-Vcurve几乎(hu)垂直上(shang)去(qu)，很容烧(shao)毁的(de)。(这(zhei)点和(he)源漏(lou)穿(chuan)(chuan)通击(ji)(ji)(ji)穿(chuan)(chuan)不一样)

那如何改善这个junctionBV呢所以主要还是从PN结本身特性讲起，肯定要降低耗尽区电场，防止碰撞产生电子空穴对，降低电压肯定不行，那就只能增加耗尽区宽度了，所以要改变dopingprofile了，这就是为什么突变结(Abruptjunction)的击穿电压比缓变结(GradedJunction)的低。这就是学以致用，别人云亦云啊。

当然除了dopingprofile，还有就是doping浓度，浓度越大，耗尽区宽度越窄，所以电场强度越强，那肯定就降低击穿电压了。而且还有个规律是击穿电压通常是由低浓度的那边浓度影响更大，因为那边的耗尽区宽度大。公式是BV=K*(1/Na+1/Nb)，从公式里也可以看出Na和Nb浓度如果差10倍，几乎其中一个就可以忽略了。

那(nei)(nei)实际(ji)的(de)(de)process如果发现BV变小，并且确认是(shi)从junction走(zou)的(de)(de)，那(nei)(nei)好好查查你的(de)(de)Source（源极）/Drain（漏极）implant了

3)MOSFET击穿电压-Drain（漏极）->Gate（栅级）击穿

这个(ge)主要是Drain（漏极(ji)）和(he)Gate（栅级）之间的(de)Overlap导致的(de)栅极(ji)氧化层击穿，这个(ge)有(you)点类似GOX击穿了，当然它(ta)更像(xiang)Polyfinger的(de)GOX击穿了，所以(yi)他可能更carepolyprofile以(yi)及(ji)sidewalldamage了。当然这个(ge)Overlap还有(you)个(ge)问题(ti)就是GIDL，这个(ge)也(ye)会贡献Leakage使得BV降低。

上面讲的就是MOSFET的击穿的三个通道，通常BV的case以前两种居多。

上面讲的(de)都是Off-state下(xia)的(de)击穿，也就是Gate（栅(zha)级(ji)(ji)）为0V的(de)时(shi)候(hou)，但是有(you)的(de)时(shi)候(hou)Gate（栅(zha)级(ji)(ji)）开启(qi)下(xia)Drain（漏(lou)极）加(jia)电(dian)压(ya)过高(gao)也会(hui)导致击穿的(de)，我们称之为On-state击穿。这种情况尤其喜欢发生在Gate较低(di)电(dian)压(ya)时(shi)，或者管子刚刚开启(qi)时(shi)，而且几(ji)乎都是NMOS。所以我们通(tong)常WAT也会测(ce)试(shi)(shi)BVON，不要以为很(hen)奇怪，但是测(ce)试(shi)(shi)condition一定要注意，Gate（栅级）不是随便(bian)加电压的哦，必须是Vt附近的电压。(本文开始我贴的那张图，Vg越低时on-state击穿越低)有可能是Snap-back导(dao)致的(de)，只是测试(shi)机台limitation无法(fa)测试(shi)出标准的(de)snap-back曲线(xian)。另外(wai)也有可能是开启瞬间电(dian)流密(mi)度太(tai)大，导(dao)致大量电(dian)子在PN结附近(jin)被耗尽(jin)区(qu)电(dian)场加速(su)撞击。

MOSFET击穿电压原因和防护措施

1、MOS管为什么会被静电击穿 2、静电击穿是指击穿MOS管G极的那层绝缘层吗 3、击穿就一定短路了吗 4、JFET管静电击穿又是怎么回事。

MOS管(guan)(guan)一(yi)个ESD敏感器(qi)件(jian)，它本(ben)身的(de)(de)输入(ru)电(dian)(dian)(dian)阻很(hen)高，而栅(zha)-源(yuan)极(ji)(ji)(ji)间(jian)电(dian)(dian)(dian)容又(you)非(fei)常小，所以(yi)极(ji)(ji)(ji)易(yi)受外界(jie)电(dian)(dian)(dian)磁场或(huo)静(jing)电(dian)(dian)(dian)的(de)(de)感应(ying)而带电(dian)(dian)(dian)(少(shao)量电(dian)(dian)(dian)荷(he)就(jiu)可能在极(ji)(ji)(ji)间(jian)电(dian)(dian)(dian)容上形成相(xiang)当高的(de)(de)电(dian)(dian)(dian)压(ya)(想(xiang)想(xiang)U=Q/C)将管(guan)(guan)子(zi)损(sun)坏)，又(you)因(yin)在静(jing)电(dian)(dian)(dian)较强的(de)(de)场合难于(yu)泄放(fang)电(dian)(dian)(dian)荷(he)，容易(yi)引起静(jing)电(dian)(dian)(dian)击(ji)(ji)穿。静(jing)电(dian)(dian)(dian)击(ji)(ji)穿有两(liang)种方式：一(yi)是(shi)电(dian)(dian)(dian)压(ya)型，即栅(zha)极(ji)(ji)(ji)的(de)(de)薄氧化(hua)层发(fa)生(sheng)击(ji)(ji)穿，形成针(zhen)孔(kong)，使栅(zha)极(ji)(ji)(ji)和(he)源(yuan)极(ji)(ji)(ji)间(jian)短路，或(huo)者使栅(zha)极(ji)(ji)(ji)和(he)漏(lou)极(ji)(ji)(ji)间(jian)短路;二是(shi)功率型，即金(jin)属(shu)化(hua)薄膜铝条(tiao)被熔(rong)断，造(zao)成栅(zha)极(ji)(ji)(ji)开路或(huo)者是(shi)源(yuan)极(ji)(ji)(ji)开路。JFET管(guan)(guan)和(he)MOS管(guan)(guan)一(yi)样(yang)，有很(hen)高的(de)(de)输入(ru)电(dian)(dian)(dian)阻，只是(shi)MOS管(guan)(guan)的(de)(de)输入(ru)电(dian)(dian)(dian)阻更高。

静电(dian)(dian)(dian)放电(dian)(dian)(dian)形(xing)成(cheng)的(de)(de)(de)(de)(de)是短时大电(dian)(dian)(dian)流，放电(dian)(dian)(dian)脉冲的(de)(de)(de)(de)(de)时间(jian)常数(shu)远小(xiao)(xiao)于(yu)器件(jian)(jian)(jian)散热(re)的(de)(de)(de)(de)(de)时间(jian)常数(shu)。因此(ci)，当静电(dian)(dian)(dian)放电(dian)(dian)(dian)电(dian)(dian)(dian)流通过(guo)面积很(hen)小(xiao)(xiao)的(de)(de)(de)(de)(de)pn结或肖特基结时，将产(chan)生很(hen)大的(de)(de)(de)(de)(de)瞬(shun)间(jian)功(gong)率密度(du)，形(xing)成(cheng)局(ju)部(bu)过(guo)热(re)，有(you)可(ke)能使局(ju)部(bu)结温达到甚(shen)至超过(guo)材(cai)料的(de)(de)(de)(de)(de)本征温度(du)(如(ru)硅的(de)(de)(de)(de)(de)熔点1415℃)，使结区局(ju)部(bu)或多处熔化导致pn结短路，器件(jian)(jian)(jian)彻底失效。这种失效的(de)(de)(de)(de)(de)发生与否，主要取决于(yu)器件(jian)(jian)(jian)内部(bu)区域的(de)(de)(de)(de)(de)功(gong)率密度(du)，功(gong)率密度(du)越(yue)小(xiao)(xiao)，说(shuo)明器件(jian)(jian)(jian)越(yue)不(bu)易受到损伤。

反(fan)偏(pian)(pian)pn结(jie)(jie)(jie)(jie)比正偏(pian)(pian)pn结(jie)(jie)(jie)(jie)更容易发(fa)生热致失效，在反(fan)偏(pian)(pian)条件(jian)下使结(jie)(jie)(jie)(jie)损坏(huai)所需要(yao)的(de)(de)(de)能量(liang)只有(you)正偏(pian)(pian)条件(jian)下的(de)(de)(de)十分之一左右(you)。这是因为反(fan)偏(pian)(pian)时，大部(bu)分功(gong)率消(xiao)耗在结(jie)(jie)(jie)(jie)区中心(xin)，而(er)正偏(pian)(pian)时，则多(duo)消(xiao)耗在结(jie)(jie)(jie)(jie)区外(wai)的(de)(de)(de)体电(dian)阻上。对(dui)于双(shuang)极器件(jian)，通常(chang)发(fa)射结(jie)(jie)(jie)(jie)的(de)(de)(de)面积比其(qi)它结(jie)(jie)(jie)(jie)的(de)(de)(de)面积都小，而(er)且(qie)结(jie)(jie)(jie)(jie)面也(ye)比其(qi)它结(jie)(jie)(jie)(jie)更靠近表面，所以常(chang)常(chang)观(guan)察(cha)到的(de)(de)(de)是发(fa)射结(jie)(jie)(jie)(jie)的(de)(de)(de)退化。此(ci)外(wai)，击穿电(dian)压(ya)高于100V或(huo)漏电(dian)流小于1nA的(de)(de)(de)pn结(jie)(jie)(jie)(jie)(如JFET的(de)(de)(de)栅结(jie)(jie)(jie)(jie))，比类似尺寸的(de)(de)(de)常(chang)规pn结(jie)(jie)(jie)(jie)对(dui)静电(dian)放(fang)电(dian)更加(jia)敏(min)感。

所有的(de)东(dong)西是(shi)相对的(de)，不(bu)是(shi)绝(jue)对的(de)，MOS管(guan)只是(shi)相对其(qi)它的(de)器件要敏感些，ESD有一(yi)个很大的(de)特点就(jiu)是(shi)随机性，并不(bu)是(shi)没有碰到(dao)MOS管(guan)都能(neng)够把它击穿。另外，就(jiu)算是(shi)产生ESD，也不(bu)一(yi)定会把管(guan)子击穿。|

静电的基本物理特征为：

(1)有吸引或排斥的力量;

(2)有电场(chang)存(cun)在，与(yu)大地(di)有电位(wei)差;

(3)会产(chan)生放电电流。

这三种情形即ESD一般会对电子元件造成以下三种情形的影响：

(1)元件吸附灰尘，改变线路间的阻抗，影响元件的功能和寿命;

(2)因电场或电流破坏元件绝缘层和导体，使元件不能工作(完全破坏);

(3)因(yin)瞬间的电(dian)场软击穿或电(dian)流产生过热，使元件受(shou)伤，虽然仍能(neng)工(gong)作，但是寿(shou)命(ming)受(shou)损。所以ESD对(dui)MOS管的损坏可(ke)能(neng)是一，三两种情况，并不一定每(mei)次都(dou)是第二种情况。

上述这三种情况中，如果元件完全破坏，必能在生产及品质测试中被察觉而排除，影响较少。如果元件轻微受损，在正常测试中不易被发现，在这种情形下，常会因经过多次加工，甚至已在使用时，才被发现破坏，不但检查不易，而且损失亦难以预测。静电对电子元件产生的危害不亚于严重火灾和爆炸事故的损失。

电子元件及产品在什么情况下会遭受静电破坏可以这么说：电子产品从生产到使用的全过程都遭受静电破坏的威胁。从器件制造到插件装焊、整机装联、包装运输直至产品应用，都在静电的威胁之下。在整个电子产品生产过程中，每一个阶段中的每一个小步骤，静电敏感元件都可能遭受静电的影响或受到破坏，而实际上最主要而又容易疏忽的一点却是在元件的传送与运输的过程。在这个过程中，运输因移动容易暴露在外界电场(如经过高压设备附近、工人移动频繁、车辆迅速移动等)产生静电而受到破坏，所以传送与运输过程需要特别注意，以减少损失，避免无所谓的纠纷。防护的话加齐纳稳压管保护。

现(xian)在(zai)的(de)mos管没有那(nei)么容易(yi)被击(ji)穿(chuan)，尤其是(shi)是(shi)大功率的(de)vmos,主要(yao)是(shi)不(bu)(bu)(bu)(bu)少(shao)(shao)都有二(er)极(ji)管保(bao)护(hu)。vmos栅极(ji)电(dian)容大，感应不(bu)(bu)(bu)(bu)出高(gao)压。与干燥的(de)北方不(bu)(bu)(bu)(bu)同，南方潮湿不(bu)(bu)(bu)(bu)易(yi)产生静电(dian)。还有就是(shi)现(xian)在(zai)大多数CMOS器(qi)件内部已经(jing)增(zeng)加了IO口保(bao)护(hu)。但用手(shou)直接(jie)接(jie)触CMOS器(qi)件管脚不(bu)(bu)(bu)(bu)是(shi)好习惯。至少(shao)(shao)使(shi)管脚可(ke)焊性变差。

MOSFET击穿电压-MOS管被击穿的解决方案

第一(yi)、MOS管(guan)本身的(de)输入(ru)电(dian)(dian)(dian)阻很高，而栅源(yuan)极间(jian)电(dian)(dian)(dian)容(rong)又非常小，所以(yi)极易受外(wai)界电(dian)(dian)(dian)磁场或(huo)静(jing)电(dian)(dian)(dian)的(de)感应而带电(dian)(dian)(dian)，而少量电(dian)(dian)(dian)荷就可(ke)在极间(jian)电(dian)(dian)(dian)容(rong)上形(xing)成(cheng)相当高的(de)电(dian)(dian)(dian)压(U=Q/C)，将管(guan)子(zi)损(sun)坏。虽(sui)然MOS输入(ru)端有抗(kang)静(jing)电(dian)(dian)(dian)的(de)保护措施(shi)，但仍需小心对待，在存储和运输中最(zui)(zui)好(hao)用(yong)金属容(rong)器(qi)或(huo)者(zhe)导电(dian)(dian)(dian)材料包装，不要(yao)放(fang)在易产生静(jing)电(dian)(dian)(dian)高压的(de)化(hua)工材料或(huo)化(hua)纤(xian)织物(wu)中。组装、调试时，工具(ju)、仪表、工作(zuo)台等均应良好(hao)接(jie)地。要(yao)防止操作(zuo)人员(yuan)的(de)静(jing)电(dian)(dian)(dian)干扰造成(cheng)的(de)损(sun)坏，如不宜穿尼龙、化(hua)纤(xian)衣(yi)服，手或(huo)工具(ju)在接(jie)触(chu)集成(cheng)块前最(zui)(zui)好(hao)先接(jie)一下地。对器(qi)件引线矫直(zhi)弯(wan)曲或(huo)人工焊接(jie)时，使(shi)用(yong)的(de)设备必须良好(hao)接(jie)地。

第二、MOS电(dian)(dian)路输(shu)入端(duan)(duan)的(de)(de)保(bao)(bao)护(hu)二极管(guan)，其导通时(shi)电(dian)(dian)流容限(xian)一(yi)(yi)般(ban)为1mA，在可(ke)能出现过(guo)(guo)大瞬(shun)态输(shu)入电(dian)(dian)流(超过(guo)(guo)10mA)时(shi)，应串接(jie)(jie)(jie)输(shu)入保(bao)(bao)护(hu)电(dian)(dian)阻(zu)。因此应用(yong)时(shi)可(ke)选(xuan)择一(yi)(yi)个(ge)内部有(you)保(bao)(bao)护(hu)电(dian)(dian)阻(zu)的(de)(de)MOS管(guan)应。还有(you)由于(yu)保(bao)(bao)护(hu)电(dian)(dian)路吸收的(de)(de)瞬(shun)间(jian)(jian)能量有(you)限(xian)，太大的(de)(de)瞬(shun)间(jian)(jian)信号和过(guo)(guo)高的(de)(de)静电(dian)(dian)电(dian)(dian)压(ya)将使保(bao)(bao)护(hu)电(dian)(dian)路失去作用(yong)。所(suo)以(yi)焊接(jie)(jie)(jie)时(shi)电(dian)(dian)烙铁(tie)必须可(ke)靠接(jie)(jie)(jie)地(di)，以(yi)防漏电(dian)(dian)击穿器件输(shu)入端(duan)(duan)，一(yi)(yi)般(ban)使用(yong)时(shi)，可(ke)断电(dian)(dian)后利用(yong)电(dian)(dian)烙铁(tie)的(de)(de)余(yu)热(re)进行焊接(jie)(jie)(jie)，并先焊其接(jie)(jie)(jie)地(di)管(guan)脚。

MOS是电(dian)(dian)压(ya)驱(qu)动元件，对电(dian)(dian)压(ya)很(hen)敏感，悬(xuan)空的G很(hen)容(rong)易接(jie)受外(wai)(wai)部(bu)干扰使MOS导通(tong)，外(wai)(wai)部(bu)干扰信(xin)(xin)号对G-S结电(dian)(dian)容(rong)充电(dian)(dian)，这个微小的电(dian)(dian)荷可以储(chu)存(cun)很(hen)长时(shi)间。在试验中G悬(xuan)空很(hen)危险(xian)，很(hen)多就因为这样爆管，G接(jie)个下(xia)拉(la)电(dian)(dian)阻(zu)对地，旁路(lu)干扰信(xin)(xin)号就不会直通(tong)了(le)，一般可以10~20K。这个电(dian)(dian)阻(zu)称为栅极电(dian)(dian)阻(zu)

作用1：为场效应管提供偏置电压;

作用2：起(qi)到(dao)泻放(fang)电(dian)(dian)阻(zu)的(de)(de)(de)(de)作(zuo)用(保(bao)(bao)护(hu)栅(zha)(zha)极(ji)G~源极(ji)S)。第一个作(zuo)用好理解(jie)，这(zhei)里解(jie)释一下第二个作(zuo)用的(de)(de)(de)(de)原理：保(bao)(bao)护(hu)栅(zha)(zha)极(ji)G~源极(ji)S：场(chang)效(xiao)应管(guan)的(de)(de)(de)(de)G-S极(ji)间(jian)的(de)(de)(de)(de)电(dian)(dian)阻(zu)值是很大的(de)(de)(de)(de)，这(zhei)样(yang)只要有(you)少量的(de)(de)(de)(de)静电(dian)(dian)就(jiu)能使他(ta)的(de)(de)(de)(de)G-S极(ji)间(jian)的(de)(de)(de)(de)等(deng)效(xiao)电(dian)(dian)容两端产生很高的(de)(de)(de)(de)电(dian)(dian)压(ya)，如果不及时把(ba)这(zhei)些少量的(de)(de)(de)(de)静电(dian)(dian)泻放(fang)掉，他(ta)两端的(de)(de)(de)(de)高压(ya)就(jiu)有(you)可能使场(chang)效(xiao)应管(guan)产生误(wu)动作(zuo)，甚至有(you)可能击穿其(qi)G-S极(ji);这(zhei)时栅(zha)(zha)极(ji)与源极(ji)之间(jian)加的(de)(de)(de)(de)电(dian)(dian)阻(zu)就(jiu)能把(ba)上述的(de)(de)(de)(de)静电(dian)(dian)泻放(fang)掉，从而起(qi)到(dao)了保(bao)(bao)护(hu)场(chang)效(xiao)应管(guan)的(de)(de)(de)(de)作(zuo)用。MOSFET击穿电(dian)(dian)压(ya)