login_鼎点娱乐「一家用心的游戏平台」cmos反相器

CMOS的栅极双极型(xing)晶体管 P沟(gou)道MOSFET

信息来源：本(ben)站　日期：2017-06-02　

分享(xiang)到(dao)：

图14.23(a)为- CMOS反相器，上方PMOS的栅极与下方NMOS的栅极相连，两种器件皆为加强型MOSFET；对PMOS器件而言，阈值电压VTn小于零，而对NMOS器件而言，阈值电压VTn大于零（通常阈值电压约为1/4VDD）．当输入电压Y1为接地或是小的正电压时，PMOS器件导通(PMOS栅极-地间的电势为-VDD，较vTp更小)，而NMOS为关闭状态．因而，输出电压Vo十分接近VDD。（逻辑1）．当输入为VDD时，PMOS(Vcs=0)为关闭状态，而NMOS为导通状态(Vi=VDD，>VTn)．所以，输㈩电压Vn等于零（逻辑），CMOS反相器有一个共同的特性：即在任一的逻辑状态，在由VDD到接地间的串联途径上，其中有一个器件是不导通的，因而在任一稳定逻辑状态下，只要小的漏电流；只要在MOS开关电源(yuan)状态时，两个器件才会同时导通，也才会有明显的电流流过CMOS反相器．因而，均匀功率耗费相当小，只要几纳瓦，当每个芯片上的器件数日(ri)增加时，功(gong)率耗费(fei)变成(cheng)一(yi)个主要限制要素．低功(gong)率耗费(fei)就成(cheng)为(wei)CMOS电(dian)路最吸收人的特征．

图(tu)14. 23(b)为CMOS反相(xiang)器(qi)的(de)规划．图(tu)14.23(c)则(ze)为沿(yan)着(zhe)A-A，的(de)器(qi)件(jian)(jian)截面(mian)图(tu)，在(zai)这(zhei)个工(gong)(gong)艺(yi)中(zhong)，先在(zai)n型(xing)衬(chen)底(di)上停止(zhi)p型(xing)注(zhu)(zhu)入掺杂而(er)(er)构(gou)(gou)成一个P型(xing)阱(jing)（或p型(xing)槽）.p型(xing)掺杂浓度必需(xu)足(zu)够高才(cai)干过(guo)度补偿(overcompensate)n型(xing)衬(chen)底(di)的(de)背景浓度(backgrounddoping).关于(yu)(yu)(yu)p型(xing)阱(jing)的(de)n沟(gou)(gou)(gou)道(dao)(dao)MOSFET，工(gong)(gong)艺(yi)则(ze)与(yu)前面(mian)所提(ti)过(guo)的(de)相(xiang)同，关于(yu)(yu)(yu)p沟(gou)(gou)(gou)道(dao)(dao)MOSFET而(er)(er)言，注(zhu)(zhu)入B、或(BF2)、离子至n型(xing)衬(chen)底(di)构(gou)(gou)成源极(ji)与(yu)漏极(ji)，而(er)(er)As+离子则(ze)可用于(yu)(yu)(yu)沟(gou)(gou)(gou)道(dao)(dao)离子注(zhu)(zhu)入来调整阈值电压及(ji)在(zai)p沟(gou)(gou)(gou)道(dao)(dao)器(qi)件(jian)(jian)左近的(de)场氧(yang)化层(ceng)下(xia)构(gou)(gou)成n+沟(gou)(gou)(gou)道(dao)(dao)阻断，由于(yu)(yu)(yu)制造p沟(gou)(gou)(gou)道(dao)(dao)MOS-FET需(xu)求p阱(jing)和其他(ta)的(de)步(bu)骤，所以制造CMOS电路的(de)工(gong)(gong)艺(yi)步(bu)骤数是NMOS电路的(de)两倍，因而(er)(er)，我们在(zai)工(gong)(gong)艺(yi)复杂性与(yu)降(jiang)低功率耗费(fei)间需(xu)有(you)所取舍，

除了(le)上述的(de)1，阱(jing)(jing)(jing)，另(ling)一个替代办法(fa)是(shi)在(zai)(zai)1，型衬底内构成(cheng)n阱(jing)(jing)(jing)，如(ru)(ru)图(tu)14.24(a)所示．在(zai)(zai)这个，隋况下(xia)，n型掺杂(za)浓(nong)度(du)(du)必需(xu)足够高才干过度(du)(du)补偿p型衬底的(de)背(bei)景浓(nong)度(du)(du)（即(ji)ND>NA）．不论(lun)用p阱(jing)(jing)(jing)还是(shi)n阱(jing)(jing)(jing)，在(zai)(zai)阱(jing)(jing)(jing)中(zhong)的(de)沟道迁移率(lv)会衰退(tui)，由于迁移率(lv)是(shi)由全部掺杂(za)浓(nong)度(du)(du)（NA十(shi)ND）决议(yi)的(de)．最近有一种办法(fa)为在(zai)(zai)轻掺杂(za)的(de)衬底内注入(ru)两个别离(li)的(de)阱(jing)(jing)(jing)，如(ru)(ru)图(tu)14. 24(b)所示．这个构造(zao)称为双阱(jing)(jing)(jing)(twin tubs).由于在(zai)(zai)任一阱(jing)(jing)(jing)中(zhong)都不需(xu)求过度(du)(du)补偿，所以能够得(de)到较高的(de)迁移率(lv)。

一切(qie)CMOS电路都有寄(ji)生双极型晶体(ti)管(guan)所惹起的(de)(de)闩(shuan)(shuan)锁（latchup，或译栓锁）问(wen)题(ti)．一个(ge)可有效防止闩(shuan)(shuan)锁问(wen)题(ti)的(de)(de)工(gong)艺技(ji)(ji)术为运用(yong)深沟(gou)槽(cao)隔离(li)( deep trench isola-tion)，如图(tu)14. 24(c)所示(shi)，在(zai)此技(ji)(ji)术中，应用(yong)各(ge)向异性反响离(li)子溅射刻(anisotropicreactivesputteretching)刻蚀出(chu)一个(ge)比阱(jing)还(hai)要深的(de)(de)隔离(li)沟(gou)槽(cao)．接着在(zai)沟(gou)槽(cao)的(de)(de)底部和(he)侧壁(bi)上生长热(re)氧(yang)化层，然后淀积多晶硅(gui)或二氧(yang)化硅(gui)以将(jiang)沟(gou)槽(cao)填满，这(zhei)个(ge)技(ji)(ji)术消弭了(le)闩(shuan)(shuan)锁现象(xiang)，由于n沟(gou)道(dao)与(yu)p沟(gou)道(dao)器件被(bei)深沟(gou)槽(cao)隔分开(kai)来(lai)，以下将(jiang)讨(tao)论关于沟(gou)槽(cao)隔离(li)的(de)(de)细致步骤与(yu)相关的(de)(de)CMOS工(gong)艺.