利盈娱乐(中国)创新平台有限公司

目前，MOSFET是ULSI电路(lu)中最主要的器件，由于它可比其(qi)他(ta)品种(zhong)器件减(jian)少至(zhi)更小的尺(chi)寸. MOSFET的主要技(ji)术为CMOS(CMOSFET，complementary MOSFET)技(ji)术，用(yong)此技(ji)术，n沟道与p沟道MOSFET（分别称(cheng)为NMOS与PMOS）能(neng)够制造在同(tong)一芯片内．CMOS技术对ULSI电路而言(yan)特别具有吸收力，由于在一切IC技术中，CMOS技(ji)术(shu)具(ju)有(you)最(zui)低的功率(lv)耗费(fei)．

图14. 14显现近年(nian)来MOSFET的尺寸按(an)比(bi)例减(jian)(jian)少(shao)的趋向．在(zai)20世纪70年(nian)代初期(qi)，栅(zha)(zha)(zha)极长(zhang)度(du)为7.5/μm其(qi)对(dui)应(ying)的器件面(mian)积大约为6000／μm2随着器件的减(jian)(jian)少(shao)，器件面(mian)积也大幅度(du)地减(jian)(jian)少(shao)．关于(yu)一个栅(zha)(zha)(zha)极长(zhang)度(du)为o．5J‘m的MOSFET而言，器件面(mian)积能够减(jian)(jian)少(shao)至(zhi)小于(yu)早MOSFET面(mian)积的1%．预期(qi)器件的减(jian)(jian)少(shao)化(hua)将(jiang)会(hui)持续下去．在(zai)21世纪初，栅(zha)(zha)(zha)极长(zhang)度(du)将(jiang)会(hui)小于(yu)o．10μm.我们(men)将(jiang)在(zai)14.5节(jie)讨论器件的将(jiang)来趋向．

基本工(gong)艺

图14. 15显现一个尚未停止最后金属(shu)化工艺(yi)的n沟道MOS的(de)透视图(tu)．最上(shang)层(ceng)(ceng)为磷硅(gui)玻璃（掺杂(za)磷的(de)二氧化硅(gui)，P-glass），它通常用(yong)来作为多晶硅(gui)栅极与金属连线间的(de)绝(jue)缘(yuan)体及(ji)町动离(li)(li)子的(de)吸杂(za)层(ceng)(ceng)( gettering layer).将图(tu)14. 15与表(biao)示双(shuang)极型(xing)晶体管的(de)图(tu)14.7作比拟，可留意到在根本(ben)构(gou)造方面MOSFET较为简单．固然这两(liang)种器件都运(yun)用(yong)横向氧化层(ceng)(ceng)隔离(li)(li)，但MOSFFET不需(xu)求(qiu)垂直隔离(li)(li)，而双(shuang)极型(xing)晶体管则需(xu)求(qiu)一(yi)个(ge)埋(mai)层(ceng)(ceng)n+-p结．MOSFET的(de)掺杂(za)散布不像双(shuang)极型(xing)晶体管那(nei)般复杂(za)，所以掺杂(za)散布的(de)控制也(ye)就不那(nei)么重要．我们将讨论用(yong)来制造如图(tu)14. 15所示器件的(de)主要工艺(yi)步骤．

第一(yi)步制造一个n沟道MOSFET( NMOS)，其起(qi)始(shi)资(zi)料为p型、轻掺杂（约(yue)1015cm-3)晶(jing)(jing)向(xiang)(xiang)、抛光的(de)(de)硅(gui)晶(jing)(jing)片．<100>品向(xiang)(xiang)的(de)(de)晶(jing)(jing)片<111>晶(jing)(jing)向(xiang)(xiang)的(de)(de)晶(jing)(jing)片好，由于其界面(mian)圈套密度(du)(du)(interface trap density)大约(yue)是<111>晶(jing)(jing)向(xiang)(xiang)上的(de)(de)非常之(zhi)．第—步(bu)工(gong)艺是应用LOCOS技(ji)术构成氧(yang)化(hua)(hua)(hua)层隔(ge)离(li)．这道工(gong)艺步(bu)骤与双(shuang)极型晶(jing)(jing)体管工(gong)艺相似，都是先(xian)长一层薄的(de)(de)热氧(yang)化(hua)(hua)(hua)层作为垫层(约(yue)35nm)，接(jie)着淀积氮(dan)化(hua)(hua)(hua)硅(gui)(约(yue)150 nm)[图14.16(a)．有源器件区域是应用抗(kang)蚀(shi)剂作为掩蔽(bi)层定义出的(de)(de)，然后(hou)经过氮(dan)化(hua)(hua)(hua)硅(gui)—氧(yang)化(hua)(hua)(hua)层的(de)(de)组合物(wu)停止硼离(li)子(zi)沟道阻断注(zhu)入(ru)[图14，16(b)])．接(jie)着，刻(ke)蚀(shi)未被(bei)(bei)抗(kang)蚀(shi)剂掩盖的(de)(de)氮(dan)化(hua)(hua)(hua)硅(gui)层，在(zai)剥除(chu)(chu)抗(kang)蚀(shi)剂之(zhi)后(hou)，将晶(jing)(jing)片置入(ru)氧(yang)化(hua)(hua)(hua)炉管，在(zai)氮(dan)化(hua)(hua)(hua)硅(gui)被(bei)(bei)去除(chu)(chu)掉的(de)(de)区域长一氧(yang)化(hua)(hua)(hua)层(称(cheng)为场氧(yang)化(hua)(hua)(hua)层，field oxide)，同(tong)时也注(zhu)入(ru)硼离(li)子(zi)，场氧(yang)化(hua)(hua)(hua)层的(de)(de)厚(hou)度(du)(du)通常为o．5μm一1μm．

第(di)二步是生长(zhang)栅极氧化(hua)层(ceng)及调整(zheng)阈(yu)(yu)值电压(threshold voltage)（参(can)考6.2.3节），先去除在(zai)有源器(qi)件(jian)(jian)区(qu)域上(shang)的(de)氮化(hua)硅(gui)—二氧化(hua)硅(gui)的(de)组合物，然后长(zhang)一(yi)层(ceng)薄的(de)栅极氧化(hua)层(ceng)（小(xiao)于(yu)10nm）．如图14. 16(c)所示(shi)，对一(yi)个加(jia)强型n沟(gou)道的(de)器(qi)件(jian)(jian)而(er)言(yan)，注入硼离子到沟(gou)道区(qu)域来增(zeng)加(jia)阈(yu)(yu)值电压至一(yi)个预定的(de)值（如+o．5V）．关于(yu)一(yi)个耗尽型n沟(gou)道器(qi)件(jian)(jian)而(er)言(yan)，注入砷离子到沟(gou)道区(qu)域用以降低阈(yu)(yu)值电压(如-o．5 V).

第三(san)步是(shi)(shi)构成栅极，先淀积(ji)一层(ceng)多(duo)(duo)(duo)晶硅(gui)(gui)，再用磷的(de)(de)扩散或是(shi)(shi)离子(zi)注入，将多(duo)(duo)(duo)晶硅(gui)(gui)变为高浓度掺杂(za)，使(shi)其(qi)薄层(ceng)电(dian)阻(zu)(zu)到达典型(xing)的(de)(de)20Ω／口一30Ω／口，这样的(de)(de)阻(zu)(zu)值关于(yu)栅极长度大于(yu)3μm的(de)(de)MOSFET而言(yan)是(shi)(shi)恰当的(de)(de)，但是(shi)(shi)关于(yu)更小尺(chi)寸的(de)(de)器件而言(yan)，多(duo)(duo)(duo)晶硅(gui)(gui)化(hua)物(wu)( polycide)可用来当作栅极资料以降(jiang)低(di)薄层(ceng)电(dian)阻(zu)(zu)至(zhi)l.Ω/口左右，多(duo)(duo)(duo)晶硅(gui)(gui)化(hua)物(wu)为金属硅(gui)(gui)化(hua)物(wu)与(yu)多(duo)(duo)(duo)晶硅(gui)(gui)的(de)(de)组(zu)合物(wu)，常(chang)见的(de)(de)有(you)钨的(de)(de)多(duo)(duo)(duo)晶硅(gui)(gui)化(hua)物(wu)(Wpolycide).

第四步(bu)是构成(cheng)源(yuan)极(ji)(ji)(ji)(ji)(ji)(ji)与漏极(ji)(ji)(ji)(ji)(ji)(ji)，在栅(zha)极(ji)(ji)(ji)(ji)(ji)(ji)图(tu)(tu)形(xing)完成(cheng)后(hou)(hou)[图(tu)(tu)14. 16(d)，栅(zha)极(ji)(ji)(ji)(ji)(ji)(ji)可用(yong)作砷(shen)离子注(zhu)入（约(yue)30keV，约(yue)5×1015m—。）构成(cheng)源(yuan)极(ji)(ji)(ji)(ji)(ji)(ji)与漏极(ji)(ji)(ji)(ji)(ji)(ji)时的(de)掩(yan)蔽层(ceng)[图(tu)(tu)14. 17(a)，因而源(yuan)极(ji)(ji)(ji)(ji)(ji)(ji)与漏极(ji)(ji)(ji)(ji)(ji)(ji)对(dui)栅(zha)极(ji)(ji)(ji)(ji)(ji)(ji)而言也(ye)具有自对(dui)准的(de)效(xiao)果，所以独(du)一形(xing)成(cheng)栅(zha)极(ji)(ji)(ji)(ji)(ji)(ji)—漏极(ji)(ji)(ji)(ji)(ji)(ji)堆叠( overlap)的(de)要素是由于(yu)注(zhu)入离子的(de)横(heng)向分布(bu)(lateral straggling)（关于(yu)30keV的(de)砷(shen)，只要5nm）．假(jia)如在后(hou)(hou)续工艺步骤中运用(yong)低温工艺将横(heng)向扩散降至最低，则(ze)寄生栅(zha)极(ji)(ji)(ji)(ji)(ji)(ji)-漏极(ji)(ji)(ji)(ji)(ji)(ji)电(dian)容(rong)与栅(zha)极(ji)(ji)(ji)(ji)(ji)(ji)—源(yuan)极(ji)(ji)(ji)(ji)(ji)(ji)耦合电(dian)容(rong)将可比(bi)栅(zha)极(ji)(ji)(ji)(ji)(ji)(ji)—沟道(dao)电(dian)容(rong)小很多．

最(zui)后(hou)一步(bu)是金(jin)属(shu)化(hua)．先淀积磷硅(gui)玻(bo)璃(P-glass)于(yu)整(zheng)片(pian)晶片(pian)上，接着经(jing)过加热晶片(pian)，使其活动以产(chan)生一个(ge)平整(zheng)的(de)外(wai)表(biao)[图(tu)(tu)14.17(b)]．之后，在(zai)磷硅(gui)玻(bo)璃上定义(yi)和刻蚀(shi)出(chu)接触窗(chuang)，然后淀积一金(jin)属(shu)层(ceng)(ceng)（如铝）并定出(chu)图(tu)(tu)形．完成(cheng)后的(de)MOSFET其截面(mian)如图(tu)(tu)14. 17(c)所示．图(tu)(tu)14.17（d)为对应的(de)顶视(shi)图(tu)(tu)，栅极的(de)接触通常被安顿在(zai)有源器件区(qu)域之外(wai)，以防止对薄栅极氧(yang)化(hua)层(ceng)(ceng)产(chan)生可能(neng)的(de)伤害(hai)．

联系方式：邹先(xian)生

联系电(dian)话：0755-83888366-8022

手机：18123972950

QQ：2880195519

联系地址：深(shen)圳市福田区车公庙(miao)天安(an)数(shu)码城天吉大厦CD座5C1

关注KIA半导体工(gong)程专辑请搜微信(xin)号:“KIA半导体”或点击本文下方图片扫(sao)一扫(sao)进入(ru)官方微信(xin)“关注”

长按二维码识(shi)别关注