星欧娱乐-创意平台,注册畅享文化之梦!cmos反相器

CMOS的栅极(ji) 双极(ji)型晶体管 P沟(gou)道MOSFET

信(xin)息来源：本站(zhan)　日期：2017-06-02　

分享到：

图14.23(a)为- CMOS反相器，上方PMOS的栅极与下方NMOS的栅极相连，两种器件皆为加强型MOSFET；对PMOS器件而言，阈值电压VTn小于零，而对NMOS器件而言，阈值电压VTn大于零（通常阈值电压约为1/4VDD）．当输入电压Y1为接地或是小的正电压时，PMOS器件导通(PMOS栅极-地间的电势为-VDD，较vTp更小)，而NMOS为关闭状态．因而，输出电压Vo十分接近VDD。（逻辑1）．当输入为VDD时，PMOS(Vcs=0)为关闭状态，而NMOS为导通状态(Vi=VDD，>VTn)．所以，输㈩电压Vn等于零（逻辑），CMOS反相器有一个共同的特性：即在任一的逻辑状态，在由VDD到接地间的串联途径上，其中有一个器件是不导通的，因而在任一稳定逻辑状态下，只要小的漏电流；只要在MOS开关(guan)电源(yuan)状态时，两个器件才会同时导通，也才会有明显的电流流过CMOS反相器．因而，均匀功率耗费相当小，只要几纳瓦，当每个芯片上的器件数日增加(jia)时，功(gong)率(lv)耗(hao)(hao)费(fei)变(bian)成一个主要(yao)限制要(yao)素．低功(gong)率(lv)耗(hao)(hao)费(fei)就成为CMOS电路最吸收人的特征．

图14. 23(b)为(wei)CMOS反相器的(de)(de)(de)(de)规划(hua)．图14.23(c)则(ze)为(wei)沿着A-A，的(de)(de)(de)(de)器件(jian)截面图，在这个(ge)(ge)工(gong)艺(yi)中，先在n型(xing)(xing)(xing)(xing)衬(chen)底(di)上停(ting)止p型(xing)(xing)(xing)(xing)注入掺杂(za)(za)而(er)(er)构(gou)成一个(ge)(ge)P型(xing)(xing)(xing)(xing)阱（或p型(xing)(xing)(xing)(xing)槽）.p型(xing)(xing)(xing)(xing)掺杂(za)(za)浓(nong)度必(bi)需(xu)足够高才干过(guo)度补偿(chang)(overcompensate)n型(xing)(xing)(xing)(xing)衬(chen)底(di)的(de)(de)(de)(de)背景浓(nong)度(backgrounddoping).关(guan)于p型(xing)(xing)(xing)(xing)阱的(de)(de)(de)(de)n沟(gou)道(dao)(dao)(dao)(dao)MOSFET，工(gong)艺(yi)则(ze)与前面所提(ti)过(guo)的(de)(de)(de)(de)相同，关(guan)于p沟(gou)道(dao)(dao)(dao)(dao)MOSFET而(er)(er)言，注入B、或(BF2)、离(li)子至n型(xing)(xing)(xing)(xing)衬(chen)底(di)构(gou)成源极(ji)与漏极(ji)，而(er)(er)As+离(li)子则(ze)可用于沟(gou)道(dao)(dao)(dao)(dao)离(li)子注入来调整阈(yu)值电(dian)压及在p沟(gou)道(dao)(dao)(dao)(dao)器件(jian)左近的(de)(de)(de)(de)场氧化层下构(gou)成n+沟(gou)道(dao)(dao)(dao)(dao)阻断，由(you)于制(zhi)造(zao)p沟(gou)道(dao)(dao)(dao)(dao)MOS-FET需(xu)求p阱和(he)其他的(de)(de)(de)(de)步(bu)(bu)骤，所以制(zhi)造(zao)CMOS电(dian)路的(de)(de)(de)(de)工(gong)艺(yi)步(bu)(bu)骤数是(shi)NMOS电(dian)路的(de)(de)(de)(de)两倍，因而(er)(er)，我们在工(gong)艺(yi)复杂(za)(za)性与降低功率耗费(fei)间(jian)需(xu)有所取舍(she)，

除了上述的(de)(de)(de)1，阱(jing)(jing)，另一(yi)个(ge)(ge)替代办法是(shi)在(zai)(zai)1，型(xing)(xing)(xing)衬(chen)(chen)底内(nei)构成n阱(jing)(jing)，如(ru)(ru)图14.24(a)所示．在(zai)(zai)这(zhei)个(ge)(ge)，隋(sui)况下(xia)，n型(xing)(xing)(xing)掺(chan)杂(za)浓度(du)必需足够高才干过(guo)度(du)补偿(chang)p型(xing)(xing)(xing)衬(chen)(chen)底的(de)(de)(de)背景浓度(du)（即ND>NA）．不论用p阱(jing)(jing)还是(shi)n阱(jing)(jing)，在(zai)(zai)阱(jing)(jing)中的(de)(de)(de)沟道迁(qian)(qian)移(yi)率会衰退(tui)，由于迁(qian)(qian)移(yi)率是(shi)由全(quan)部掺(chan)杂(za)浓度(du)（NA十ND）决议的(de)(de)(de)．最近有一(yi)种办法为在(zai)(zai)轻掺(chan)杂(za)的(de)(de)(de)衬(chen)(chen)底内(nei)注入两个(ge)(ge)别离的(de)(de)(de)阱(jing)(jing)，如(ru)(ru)图14. 24(b)所示．这(zhei)个(ge)(ge)构造称为双阱(jing)(jing)(twin tubs).由于在(zai)(zai)任一(yi)阱(jing)(jing)中都(dou)不需求过(guo)度(du)补偿(chang)，所以(yi)能够得(de)到较(jiao)高的(de)(de)(de)迁(qian)(qian)移(yi)率。

一切(qie)CMOS电路(lu)都(dou)有寄生双极型晶体管所惹起(qi)的闩(shuan)(shuan)锁（latchup，或译栓锁）问(wen)题(ti)．一个可有效(xiao)防(fang)止闩(shuan)(shuan)锁问(wen)题(ti)的工艺技术(shu)(shu)为运用(yong)深沟(gou)(gou)(gou)槽(cao)隔离(li)(li)(li)( deep trench isola-tion)，如图14. 24(c)所示，在此技术(shu)(shu)中，应(ying)用(yong)各(ge)向异性反(fan)响离(li)(li)(li)子溅射刻(anisotropicreactivesputteretching)刻蚀出一个比阱还要深的隔离(li)(li)(li)沟(gou)(gou)(gou)槽(cao)．接着在沟(gou)(gou)(gou)槽(cao)的底部和侧壁(bi)上生长热氧化层，然后淀积(ji)多晶硅(gui)或二氧化硅(gui)以(yi)将沟(gou)(gou)(gou)槽(cao)填满，这个技术(shu)(shu)消弭了闩(shuan)(shuan)锁现象，由于(yu)n沟(gou)(gou)(gou)道(dao)与p沟(gou)(gou)(gou)道(dao)器件被深沟(gou)(gou)(gou)槽(cao)隔分开(kai)来，以(yi)下将讨论关(guan)(guan)于(yu)沟(gou)(gou)(gou)槽(cao)隔离(li)(li)(li)的细致(zhi)步(bu)骤与相关(guan)(guan)的CMOS工艺.