主板cmos电路分析-CMOS电路分析ESD保护结构的设计

cmos电路简介

CMOS电路是互补型金属氧化物半导体电路(Complementary Metal-Oxide-Semiconductor)的英文字(zi)头缩写(xie)，它由绝缘场效应(ying)晶(jing)体管组成，由于只(zhi)有一种载流子，因而是一种单极(ji)型晶(jing)体管集成电路，其(qi)基本结构是一个N沟道MOS管和(he)一个P沟道MOS管，如(ru)下图(tu)所示。

CMOS电(dian)路(lu)基(ji)本(ben)结构示意(yi)图

cmos电路工作原理

cmos电(dian)路分析工(gong)作原(yuan)理如下：

由于两管(guan)栅极工作电压极性相(xiang)反，故将两管(guan)栅极相(xiang)连作为输入端，两个漏极相(xiang)连作为输出(chu)端，如图1(a)所(suo)示，则两管(guan)正好(hao)互为负载，处于互补工作状态。

当输(shu)(shu)入低电(dian)平(ping)(Vi=Vss)时，PMOS管(guan)导通，NMOS管(guan)截止(zhi)，输(shu)(shu)出高电(dian)平(ping)，如(ru)图1(b)所示。

当输入(ru)高电(dian)平（Vi=VDD）时，PMOS管截止，NMOS管导通，输出为低(di)电(dian)平，如图1(c)所(suo)示。

两管如单(dan)刀双(shuang)掷开关一样交替工作，构(gou)成反相器(qi)。

主板CMOS电路分析

一、主板CMOS电路分析-主板CMOS电路组成

1. CMOS电(dian)(dian)路由于要保存CMOS存储器中的信息，在(zai)主板断电(dian)(dian)后(hou)，由一(yi)块纽扣电(dian)(dian)池供(gong)电(dian)(dian)使CMOS电(dian)(dian)路正常工作，保证CMOS存储器中的(de)信息不丢失(shi)。CMOS电(dian)路在得到(dao)不间断的(de)供电(dian)和外围专用(yong)晶振(zhen)提供的(de)时钟信号后(hou)，将一直(zhi)处于工作状态，可(ke)随时参与(yu)唤醒(xing)任务（即(ji)开机）。

2. CMOS电(dian)(dian)路主(zhu)要由CMOS随机存(cun)储器．实时(shi)(shi)时(shi)(shi)钟电(dian)(dian)路（包括振荡(dang)器．晶振、谐振电(dian)(dian)容 等）、跳线(xian)、南桥芯片、电(dian)(dian)池及(ji)供(gong)电(dian)(dian)电(dian)(dian)路等几部分组成。

二(er)、主(zhu)板CMOS电路分析-CMOS随机存储器

CMOS随机(ji)(ji)存(cun)储(chu)器(qi)的(de)(de)作(zuo)用是存(cun)储(chu)系(xi)统日(ri)期、时(shi)(shi)间、主板(ban)上存(cun)储(chu)器(qi)的(de)(de)容量(liang)、硬盘的(de)(de)类型和(he)(he)数目、显卡的(de)(de)类型，当前(qian)系(xi)统的(de)(de)硬件配置和(he)(he)用户设置的(de)(de)某些参数等重要(yao)信息，开机(ji)(ji)时(shi)(shi)由BIOS对系(xi)统自检初始化(hua)后，将系(xi)统自检到的(de)(de)配置与CMOS随机(ji)(ji)存(cun)储(chu)器(qi)中(zhong)的(de)(de)参数进行比较，正确无误(wu)后才启动系(xi)统。

三、主板(ban)CMOS电路分析-实(shi)时时钟电路

1.实时(shi)(shi)(shi)时(shi)(shi)(shi)钟(zhong)电(dian)(dian)(dian)路(lu)的作用是(shi)产生(sheng)32. 768kHz的正弦波形(xing)时(shi)(shi)(shi)钟(zhong)信(xin)号，负责向CMOS电(dian)(dian)(dian)路(lu)和开机电(dian)(dian)(dian)路(lu)提供所(suo)需的时(shi)(shi)(shi)钟(zhong)信(xin)号(CLK)。实时(shi)(shi)(shi)时(shi)(shi)(shi)钟(zhong)电(dian)(dian)(dian)路(lu)主要(yao)包括振(zhen)荡器（集成在(zai)南(nan)桥中(zhong)）、32.768kHz的晶振(zhen)、谐振(zhen)电(dian)(dian)(dian)容等元(yuan)器件。

CMOS电路分析ESD保护结构的设计

大部(bu)分的(de)(de)ESD电(dian)(dian)流(liu)来自电(dian)(dian)路(lu)(lu)外部(bu)，因(yin)此ESD保(bao)(bao)护电(dian)(dian)路(lu)(lu)一般设计在PAD旁，I/O电(dian)(dian)路(lu)(lu)内部(bu)。典型的(de)(de)I/O电(dian)(dian)路(lu)(lu)由(you)输出驱动和(he)输入接收(shou)器两部(bu)分组成。ESD 通(tong)过PAD导(dao)入芯(xin)片内部(bu)，因(yin)此I/O里所有(you)(you)与(yu)(yu)PAD直接相连(lian)的(de)(de)器件(jian)都需要建立与(yu)(yu)之平行的(de)(de)ESD低(di)阻旁路(lu)(lu)，将ESD电(dian)(dian)流(liu)引入电(dian)(dian)压线，再由(you)电(dian)(dian)压线分布(bu)到芯(xin)片各个管脚，降低(di)ESD的(de)(de)影响。具体(ti)到I/O电(dian)(dian)路(lu)(lu)，就是(shi)与(yu)(yu)PAD相连(lian)的(de)(de)输出驱动和(he)输入接收(shou)器，必须保(bao)(bao)证在ESD发生时，形成与(yu)(yu)保(bao)(bao)护电(dian)(dian)路(lu)(lu)并行的(de)(de)低(di)阻通(tong)路(lu)(lu)，旁路(lu)(lu) ESD电(dian)(dian)流(liu)，且能立即(ji)有(you)(you)效(xiao)地箝(qian)位保(bao)(bao)护电(dian)(dian)路(lu)(lu)电(dian)(dian)压。而在这两部(bu)分正(zheng)常(chang)(chang)工作时，不(bu)影响电(dian)(dian)路(lu)(lu)的(de)(de)正(zheng)常(chang)(chang)工作。

常用(yong)的ESD保(bao)护器件有电阻(zu)、二极管、双极性晶体管、MOS管、可控硅等。由于MOS管与CMOS工艺(yi)兼容性好(hao)，因此常采用(yong)MOS管构造(zao)保(bao)护电路。

CMOS工艺条件下(xia)的(de)(de)(de)(de)NMOS管有一个横向(xiang)寄(ji)生(sheng)n-p-n(源极-p型(xing)衬底-漏(lou)极)晶体管，这(zhei)个寄(ji)生(sheng)的(de)(de)(de)(de)晶体管开启(qi)时能吸收大(da)量的(de)(de)(de)(de)电流。利用(yong)这(zhei)一现象(xiang)可在较小面积内设计出较高ESD耐(nai)压值的(de)(de)(de)(de)保(bao)护电路，其(qi)中最典型(xing)的(de)(de)(de)(de)器(qi)件结构就是(shi)栅极接地NMOS(GGNMOS，GateGroundedNMOS)。

在正常工(gong)作(zuo)情况下(xia)，NMOS横向晶体管(guan)不(bu)会导通。当ESD发(fa)生(sheng)时(shi)，漏极和(he)衬(chen)底(di)的(de)(de)(de)耗(hao)尽区将发(fa)生(sheng)雪(xue)崩，并伴(ban)随着电(dian)子空(kong)穴(xue)对的(de)(de)(de)产生(sheng)。一(yi)部分产生(sheng)的(de)(de)(de)空(kong)穴(xue)被源极吸收，其余的(de)(de)(de)流过(guo)衬(chen)底(di)。由于衬(chen)底(di)电(dian)阻Rsub的(de)(de)(de)存(cun)在，使衬(chen)底(di)电(dian)压提高。当衬(chen)底(di)和(he)源之间的(de)(de)(de)PN结(jie)正偏时(shi)，电(dian)子就从源发(fa)射进入(ru)衬(chen)底(di)。这些电(dian)子在源漏之间电(dian)场的(de)(de)(de)作(zuo)用下(xia)，被加速，产生(sheng)电(dian)子、空(kong)穴(xue)的(de)(de)(de)碰(peng)撞电(dian)离(li)，从而形成更多的(de)(de)(de)电(dian)子空(kong)穴(xue)对，使流过(guo)n-p-n晶体管(guan)的(de)(de)(de)电(dian)流不(bu)断增(zeng)加，最终使NMOS晶体管(guan)发(fa)生(sheng)二次击穿，此时(shi)的(de)(de)(de)击穿不(bu)再可逆，则NMOS管(guan)损(sun)坏。

为了进一步降低输出驱(qu)动(dong)上NMOS在ESD时两端的电(dian)(dian)压(ya)，可在ESD保(bao)护器(qi)件与GGNMOS之间加一个(ge)(ge)电(dian)(dian)阻。这个(ge)(ge)电(dian)(dian)阻不(bu)能影(ying)响工作(zuo)信号，因此不(bu)能太大(da)。画版(ban)图时通常采用多晶(jing)硅(poly)电(dian)(dian)阻。

只(zhi)采用一(yi)级ESD保(bao)护(hu)，在大ESD电(dian)流时，电(dian)路(lu)内部的(de)管(guan)子还(hai)是有可能(neng)(neng)被击穿。GGNMOS导通，由于ESD电(dian)流很大，衬(chen)底(di)和金属连线上的(de)电(dian)阻(zu)都不(bu)能(neng)(neng)忽略(lve)，此(ci)时GGNMOS并不(bu)能(neng)(neng)箝(qian)位(wei)(wei)住输入(ru)(ru)接(jie)收(shou)(shou)端(duan)(duan)栅(zha)电(dian)压(ya)，因为让输入(ru)(ru)接(jie)收(shou)(shou)端(duan)(duan)栅(zha)氧化硅层的(de)电(dian)压(ya)达到击穿电(dian)压(ya)的(de)是GGNMOS与输入(ru)(ru)接(jie)收(shou)(shou)端(duan)(duan)衬(chen)底(di)间的(de)IR压(ya)降(jiang)。为避免(mian)这种(zhong)情(qing)况(kuang)，可在输入(ru)(ru)接(jie)收(shou)(shou)端(duan)(duan)附近(jin)加(jia)一(yi)个小尺寸GGNMOS进行二(er)级ESD保(bao)护(hu)，用它来箝(qian)位(wei)(wei)输入(ru)(ru)接(jie)收(shou)(shou)端(duan)(duan)栅(zha)电(dian)压(ya)，如下图(tu)所示。

常(chang)见ESD的(de)保护结构和等(deng)效电(dian)路

联系方式：邹先(xian)生

联系电话(hua)：0755-83888366-8022

手(shou)机：18123972950

QQ：2880195519

联系(xi)地(di)址：深圳(zhen)市(shi)福(fu)田区车公庙(miao)天安数码(ma)城(cheng)天吉大厦CD座(zuo)5C1

请搜微信(xin)公众号:“KIA半导体(ti)”或扫一(yi)扫下图“关注”官方微信(xin)公众号

请(qing)“关注”官方微信公众号:提供(gong) MOS管 技术帮助