nmos电路图详解-nmos结构及工作原理、基本逻辑电路分析

nmos

本文主要是讲nmos电路图及(ji)nmos的相(xiang)关知识，我们(men)先(xian)来看(kan)看(kan)nmos概述：NMOS的意思为N型(xing)金(jin)属-氧化物-半导体，而拥(yong)有(you)这种结构(gou)的晶(jing)(jing)(jing)体管我们(men)称之(zhi)为NMOS晶(jing)(jing)(jing)体管。 MOS晶(jing)(jing)(jing)体管有(you)P型(xing)MOS管和N型(xing)MOS管之(zhi)分。

由MOS管构成(cheng)的(de)集(ji)成(cheng)电(dian)(dian)路(lu)(lu)称为MOS集(ji)成(cheng)电(dian)(dian)路(lu)(lu)，由NMOS组(zu)成(cheng)的(de)电(dian)(dian)路(lu)(lu)就(jiu)是(shi)NMOS集(ji)成(cheng)电(dian)(dian)路(lu)(lu)，由PMOS管组(zu)成(cheng)的(de)电(dian)(dian)路(lu)(lu)就(jiu)是(shi)PMOS集(ji)成(cheng)电(dian)(dian)路(lu)(lu)，由NMOS和PMOS两(liang)种(zhong)管子(zi)组(zu)成(cheng)的(de)互补(bu)MOS电(dian)(dian)路(lu)(lu)，即CMOS电(dian)(dian)路(lu)(lu)。

nmos的结构及工作原理
（一）N沟道增强型

1、N沟道增强型MOS管的结构

在一块掺杂浓(nong)度较(jiao)低的P型硅衬(chen)底上(shang)，制作(zuo)两(liang)个(ge)高掺杂浓(nong)度的N+区，并用金(jin)属铝引出两(liang)个(ge)电极(ji)(ji)，分别作(zuo)漏极(ji)(ji)d和源极(ji)(ji)s。然后在(zai)半导体(ti)表面覆盖一层很薄的(de)二(er)氧化(hua)硅(SiO2)绝缘(yuan)层，在(zai)漏——源极间的(de)绝缘(yuan)层上再装上一个(ge)铝(lv)电极,作为栅极g。在衬底上也引(yin)出一个(ge)电极(ji)(ji)B，这就构成了一个(ge)N沟道(dao)增强型MOS管。MOS管的源(yuan)极(ji)(ji)和衬底通常是接(jie)在一起的(大多数管子在出厂前已连接(jie)好)。

它(ta)(ta)的(de)栅极(ji)与其它(ta)(ta)电极(ji)间是绝(jue)缘的(de)。图(tu)(a)、(b)分别是它的结构示意图(tu)和代表(biao)符号。代表(biao)符号中的箭(jian)头(tou)方向(xiang)表(biao)示由P(衬(chen)底)指向(xiang)N(沟道(dao)(dao))。P沟道(dao)(dao)增(zeng)强(qiang)型MOS管的箭(jian)头(tou)方向(xiang)与上述(shu)相反，如图(tu)(c)所(suo)示。

2、N沟道增强型MOS管的工作原理

（1）vGS对iD及沟道(dao)的(de)控(kong)制作用(yong)

① vGS=0 的(de)情况

从图1(a)可(ke)以看出(chu)，增(zeng)强(qiang)型MOS管的(de)漏(lou)极(ji)(ji)(ji)(ji)d和源极(ji)(ji)(ji)(ji)s之间(jian)有(you)两个(ge)(ge)背靠背的(de)PN结。当栅——源电(dian)压vGS=0时，即使加上(shang)漏(lou)——源电(dian)压vDS，而且(qie)不论vDS的(de)极(ji)(ji)(ji)(ji)性(xing)如何，总有(you)一个(ge)(ge)PN结处(chu)于反偏状态，漏(lou)——源极(ji)(ji)(ji)(ji)间(jian)没有(you)导电(dian)沟(gou)道，所以这时漏(lou)极(ji)(ji)(ji)(ji)电(dian)流(liu)iD≈0。

② vGS>0 的(de)情况

若vGS＞0，则栅极和衬底之(zhi)间的SiO2绝缘层中便产生一个(ge)电(dian)场(chang)。电(dian)场(chang)方向垂直于半(ban)导体表面的由栅极指向衬底的电(dian)场(chang)。这个(ge)电(dian)场(chang)能(neng)排斥空穴(xue)而吸引电(dian)子。

排斥(chi)空(kong)穴(xue)：使(shi)栅(zha)极附近的P型衬(chen)(chen)底中的空(kong)穴(xue)被排斥(chi)，剩下不能移动的受主离子(zi)(负(fu)离子(zi))，形成耗(hao)尽层。吸(xi)引电(dian)子(zi)：将 P型衬(chen)(chen)底中的电(dian)子(zi)（少子(zi)）被吸(xi)引到衬(chen)(chen)底表面。

（2）导电沟(gou)道(dao)的形成：

当vGS数值较小，吸引电(dian)子(zi)的能(neng)力不强时(shi)，漏——源极之(zhi)间(jian)仍无导电(dian)沟道(dao)出(chu)现，如图1(b)所示。vGS增(zeng)加时(shi)，吸引到P衬底(di)表面层的电(dian)子(zi)就增(zeng)多，当vGS达(da)到某(mou)一(yi)数值时(shi)，这些电(dian)子(zi)在栅极附近的P衬底(di)表面便(bian)形(xing)成一(yi)个(ge)N型(xing)薄层，且与两个(ge)N+区相(xiang)连通(tong)，在漏——源极间(jian)形(xing)成N型(xing)导电(dian)沟道(dao)，其导电(dian)类型(xing)与P衬底(di)相(xiang)反，故(gu)又称为反型(xing)层，如图1(c)所示。vGS越大(da)，作用于半导体表面的电(dian)场就越强，吸引到P衬底(di)表面的电(dian)子(zi)就越多，导电(dian)沟道(dao)越厚，沟道(dao)电(dian)阻越小。

开(kai)始形成沟道时(shi)的(de)栅(zha)——源极电(dian)压称为(wei)开(kai)启(qi)电(dian)压，用VT表示。

上面讨(tao)论的N沟道MOS管在vGS＜VT时(shi)(shi)，不能形(xing)(xing)成(cheng)导(dao)电沟道，管子处于(yu)截止状态(tai)。只有(you)(you)当vGS≥VT时(shi)(shi)，才有(you)(you)沟道形(xing)(xing)成(cheng)。这种必须在vGS≥VT时(shi)(shi)才能形(xing)(xing)成(cheng)导(dao)电沟道的MOS管称为增强型MOS管。沟道形(xing)(xing)成(cheng)以后，在漏——源极间加上正向电压vDS，就有(you)(you)漏极电流产生。

vDS对(dui)iD的影(ying)响

如(ru)图(a)所(suo)示，当vGS>VT且为一(yi)确定值(zhi)时，漏——源电压vDS对(dui)导电沟道及电流iD的影响(xiang)与结型场效(xiao)应(ying)管相似。

漏极(ji)(ji)电(dian)流iD沿(yan)沟(gou)道(dao)产生(sheng)的(de)电(dian)压降使沟(gou)道(dao)内各点与(yu)栅极(ji)(ji)间的(de)电(dian)压不(bu)再相等，靠近源极(ji)(ji)一端(duan)的(de)电(dian)压最(zui)(zui)大(da)，这(zhei)里沟(gou)道(dao)最(zui)(zui)厚，而漏极(ji)(ji)一端(duan)电(dian)压最(zui)(zui)小(xiao)，其(qi)值为VGD=vGS－vDS，因而这(zhei)里沟(gou)道(dao)最(zui)(zui)薄。但当vDS较小(xiao)（vDS

随着vDS的增(zeng)(zeng)大，靠近漏(lou)极的沟道越(yue)来越(yue)薄，当(dang)vDS增(zeng)(zeng)加到使(shi)VGD=vGS－vDS=VT(或vDS=vGS－VT)时，沟道在漏(lou)极一(yi)端(duan)出现预(yu)夹(jia)断，如图(tu)2(b)所示(shi)。再继续(xu)增(zeng)(zeng)大vDS，夹(jia)断点将(jiang)向(xiang)源极方向(xiang)移动(dong)，如图(tu)2(c)所示(shi)。由(you)(you)于(yu)vDS的增(zeng)(zeng)加部(bu)分(fen)几乎(hu)全部(bu)降落在夹(jia)断区，故iD几乎(hu)不随vDS增(zeng)(zeng)大而增(zeng)(zeng)加，管子进入饱和区，iD几乎(hu)仅由(you)(you)vGS决定。

3、N沟道增强型MOS管的特性曲线、电流方程及参数

（1）特性曲线和(he)电流方程

1）输出(chu)特性曲线

N沟道增强型MOS管的输出(chu)特性曲线如图1(a)所示。与结型场效应(ying)管一样,其(qi)输出(chu)特性曲线也可分为(wei)可变电阻区(qu)、饱和(he)(he)区(qu)、截止区(qu)和(he)(he)击穿(chuan)区(qu)几(ji)部(bu)分。

2）转移特(te)性曲线

转(zhuan)移(yi)特(te)性(xing)(xing)曲线(xian)如图1(b)所示(shi),由于场效应管作放(fang)大器件使用时(shi)是(shi)(shi)工作在饱(bao)和(he)区(qu)(恒(heng)流(liu)区(qu)),此时(shi)iD几(ji)(ji)乎不随vDS而(er)变化(hua),即(ji)不同的vDS所对应的转(zhuan)移(yi)特(te)性(xing)(xing)曲线(xian)几(ji)(ji)乎是(shi)(shi)重合(he)的,所以(yi)可用vDS大于某(mou)一数值(vDS＞vGS-VT)后(hou)的一条转(zhuan)移(yi)特(te)性(xing)(xing)曲线(xian)代替饱(bao)和(he)区(qu)的所有转(zhuan)移(yi)特(te)性(xing)(xing)曲线(xian)。

3）iD与vGS的近似(si)关系

与结型场效应管(guan)相类(lei)似(si)。在饱和区内(nei),iD与vGS的(de)近似(si)关系式(shi)为：

式中(zhong)IDO是(shi)vGS=2VT时的漏极电流iD。

（2）参数

MOS管(guan)的主(zhu)要参数(shu)与结型场效应(ying)管(guan)基本(ben)相同，只(zhi)是(shi)增强型MOS管(guan)中(zhong)不用(yong)夹断电(dian)压(ya)VP ，而用(yong)开(kai)启(qi)电(dian)压(ya)VT表征管(guan)子的特性。

（二）N沟道耗尽型MOS管的基本结构

（1）结构：

N沟道(dao)耗(hao)尽型MOS管(guan)与N沟道(dao)增强型MOS管(guan)基本相似。

（2）区别：

耗尽型(xing)MOS管在(zai)vGS=0时(shi)，漏——源(yuan)极间(jian)已有导(dao)电沟道产生，而增(zeng)强型(xing)MOS管要在(zai)vGS≥VT时(shi)才出(chu)现导(dao)电沟道。

（3）原因：

制造N沟(gou)(gou)道耗(hao)尽型MOS管时，在SiO2绝缘层中掺入了大(da)量的碱金(jin)属(shu)正离子Na+或K+(制造P沟(gou)(gou)道耗(hao)尽型MOS管时掺入负离子)，如(ru)图1(a)所示，因(yin)此即使vGS=0时，在这些正离子产生的电(dian)场作用下，漏——源极间(jian)的P型衬(chen)底表面也能感应生成N沟(gou)(gou)道(称为初始沟(gou)(gou)道)，只要加上正向电(dian)压vDS，就有电(dian)流iD。

如果加上(shang)正的(de)vGS，栅(zha)极与(yu)N沟(gou)(gou)(gou)道(dao)间(jian)的(de)电(dian)(dian)场将在(zai)沟(gou)(gou)(gou)道(dao)中吸引来更(geng)多(duo)的(de)电(dian)(dian)子，沟(gou)(gou)(gou)道(dao)加宽，沟(gou)(gou)(gou)道(dao)电(dian)(dian)阻变小，iD增大。反之vGS为负(fu)(fu)时，沟(gou)(gou)(gou)道(dao)中感(gan)应(ying)的(de)电(dian)(dian)子减少(shao)，沟(gou)(gou)(gou)道(dao)变窄(zhai)，沟(gou)(gou)(gou)道(dao)电(dian)(dian)阻变大，iD减小。当vGS负(fu)(fu)向(xiang)增加到某一数值(zhi)时，导电(dian)(dian)沟(gou)(gou)(gou)道(dao)消失，iD趋(qu)于零，管(guan)子截止，故称为耗(hao)尽型(xing)。沟(gou)(gou)(gou)道(dao)消失时的(de)栅(zha)－源电(dian)(dian)压(ya)(ya)称为夹断电(dian)(dian)压(ya)(ya)，仍(reng)用VP表示。与(yu)N沟(gou)(gou)(gou)道(dao)结型(xing)场效应(ying)管(guan)相同，N沟(gou)(gou)(gou)道(dao)耗(hao)尽型(xing)MOS管(guan)的(de)夹断电(dian)(dian)压(ya)(ya)VP也为负(fu)(fu)值(zhi)，但是(shi)，前者只能(neng)在(zai)vGS<0的(de)情况下(xia)工作。而后者在(zai)vGS=0，vGS>0，VP

（4）电流方程：

nmos电路图汇总

（一）nmos电路图-电容自举驱动NMOS电路

（二）nmos电路图-MOSFET驱动电路

（三）nmos电路(lu)图-推挽驱动(dong)NMOS电路(lu)图

NMOS基本逻辑电路分析

nmos电(dian)(dian)(dian)路图，NMOS逻辑门电(dian)(dian)(dian)路是全部(bu)由N沟道MOSFET构成(cheng)。由于这(zhei)种器(qi)件具有较(jiao)小的(de)几(ji)何尺寸，适(shi)合(he)于制造大规模集(ji)成(cheng)电(dian)(dian)(dian)路。此外，由于NMOS集(ji)成(cheng)电(dian)(dian)(dian)路的(de)结(jie)构简(jian)单，易(yi)于使用(yong)CAD技术进行设计(ji)。与CMOS电(dian)(dian)(dian)路类似,NMOS电(dian)(dian)(dian)路中不使用(yong)难于制造的(de)电(dian)(dian)(dian)阻 。

NMOS反相器是(shi)(shi)整个(ge)NMO逻辑门(men)电路的(de)基本(ben)构件(jian)，它(ta)的(de)工作(zuo)管(guan)常(chang)用增(zeng)(zeng)强(qiang)型(xing)器件(jian)，而负载管(guan)可以是(shi)(shi)增(zeng)(zeng)强(qiang)型(xing)也可以是(shi)(shi)耗尽型(xing)。现以增(zeng)(zeng)强(qiang)型(xing)器件(jian)作(zuo)为负载管(guan)的(de)NMOS反相器为例来说(shuo)明它(ta)的(de)工作(zuo)原(yuan)理。

上图是表示NMOS反相器(qi)的(de)原理电路，其中T1为工作(zuo)管(guan)，T2为负载管(guan)，二者(zhe)均属增强型器(qi)件。若T1和T2在同(tong)一工艺过程中制成(cheng)，它们必将具(ju)有相同(tong)的(de)开(kai)启电压VT。从图中可见，负载管(guan)T2的(de)栅极与(yu)漏极同(tong)接电源VDD，因而T2总(zong)是工作(zuo)在它的(de)恒流区,处于导通状态(tai)。

当(dang)输(shu)入vI为高电(dian)(dian)压(超过管子的开启(qi)电(dian)(dian)压VT)时，T1导(dao)通(tong)(tong)，输(shu)出(chu)vO;为低电(dian)(dian)压。输(shu)出(chu)低电(dian)(dian)压的值，由T1，T2两(liang)管导(dao)通(tong)(tong)时所呈现(xian)的电(dian)(dian)阻值之比(bi)决定(ding)。

通(tong)常T1的(de)跨导(dao)(dao)gm1远大于(yu)T2管的(de)跨导(dao)(dao)gm2，以保证输(shu)(shu)(shu)(shu)出低电(dian)(dian)(dian)压(ya)(ya)值在+1V左右。当输(shu)(shu)(shu)(shu)入电(dian)(dian)(dian)压(ya)(ya)vI为(wei)低电(dian)(dian)(dian)压(ya)(ya)(低于(yu)管子的(de)开启电(dian)(dian)(dian)压(ya)(ya)VT)时，T1截止，输(shu)(shu)(shu)(shu)出vO为(wei)高电(dian)(dian)(dian)压(ya)(ya)。由(you)于(yu)T2管总是处于(yu)导(dao)(dao)通(tong)状态，因此输(shu)(shu)(shu)(shu)出高电(dian)(dian)(dian)压(ya)(ya)值约为(wei)(VDD—VT)。

在NMOS反相器(qi)的基础上，可以制(zhi)成(cheng)NMOS门电(dian)路。下图即为NMOS或(huo)非(fei)门电(dian)路。只要输(shu)(shu)入(ru)A，B中任(ren)一个为高(gao)电(dian)平(ping)，与它对应的MOSFET导通(tong)时，输(shu)(shu)出为低电(dian)平(ping);仅当A、B全为低电(dian)平(ping)时，所有(you)工(gong)作管(guan)都截止时，输(shu)(shu)出才为高(gao)电(dian)平(ping)。可见电(dian)路具有(you)或(huo)非(fei)功能(neng)，即

或(huo)非(fei)门(men)(men)(men)的(de)(de)工作(zuo)管(guan)都是并联的(de)(de)，增加管(guan)子的(de)(de)个数，输出低电(dian)平(ping)基(ji)本稳定，在整体(ti)电(dian)路(lu)(lu)设(she)计中较为方便，因而NMOS门(men)(men)(men)电(dian)路(lu)(lu)是以(yi)或(huo)非(fei)门(men)(men)(men)为基(ji)础的(de)(de)。这种门(men)(men)(men)电(dian)路(lu)(lu)不像(xiang)TTL或(huo)CMOS电(dian)路(lu)(lu)作(zuo)成小规模(mo)的(de)(de)单个芯片(pian) ，主要用于大规模(mo)集成电(dian)路(lu)(lu)。

以上讨论和(he)分(fen)析了各种逻(luo)辑(ji)门电(dian)路(lu)的(de)结构(gou)、工(gong)作原理和(he)性能，为便于比(bi)较，现用它们的(de)主(zhu)要技术(shu)参数传输(shu)延迟时间Tpd和(he)功耗PD综合描述各种逻(luo)辑(ji)门电(dian)路(lu)的(de)性能，如图(tu)所示。

联系(xi)方式：邹先(xian)生

联(lian)系(xi)电话：0755-83888366-8022

手(shou)机(ji)：18123972950

QQ：2880195519

联系地址：深圳市福田区车公(gong)庙(miao)天安数(shu)码城(cheng)天吉大(da)厦CD座5C1

请(qing)搜微(wei)信公众号:“KIA半导(dao)体(ti)”或扫一(yi)扫下图“关注”官方微(wei)信公众号

请(qing)“关注”官方微信公众号:提供(gong) MOS管(guan) 技术帮助