利盈娱乐(中国)创新平台有限公司

一、阱构成(cheng)技术

在CMOS中(zhong)(zhong)，阱(jing)可为(wei)(wei)(wei)单阱(jing)(single well)、双(shuang)阱(jing)(twin well)或是(shi)倒(dao)(dao)退(tui)阱(jing)(retrograde well).双(shuang)阱(jing)工(gong)艺(yi)有一些缺陷，如(ru)(ru)需高(gao)温(wen)(wen)工(gong)艺(yi)（超越(yue)1 050℃）及(ji)(ji)长(zhang)扩散(san)时(shi)(shi)间(jian)(jian)（超越(yue)8h）来到达所(suo)需2μm~31'm的(de)(de)深(shen)(shen)度(du)，在(zai)(zai)(zai)这个工(gong)艺(yi)中(zhong)(zhong)，外表的(de)(de)掺杂(za)(za)(za)浓度(du)是(shi)最(zui)高(gao)的(de)(de)，掺杂(za)(za)(za)浓度(du)随着深(shen)(shen)度(du)递(di)加，为(wei)(wei)(wei)了降低(di)(di)工(gong)艺(yi)温(wen)(wen)度(du)和时(shi)(shi)间(jian)(jian)，可应用(yong)高(gao)能(neng)量的(de)(de)离(li)子注(zhu)入(ru)将离(li)子直(zhi)接注(zhu)入(ru)到想要的(de)(de)深(shen)(shen)度(du)而不(bu)(bu)需经过(guo)外表扩散(san)，如(ru)(ru)此一来，深(shen)(shen)度(du)由离(li)子注(zhu)入(ru)的(de)(de)能(neng)量米(mi)决议，因(yin)而我们可用(yong)不(bu)(bu)同的(de)(de)注(zhu)入(ru)能(neng)景来设计不(bu)(bu)同深(shen)(shen)度(du)的(de)(de)阱(jing)．在(zai)(zai)(zai)这个工(gong)艺(yi)中(zhong)(zhong)，阱(jing)的(de)(de)掺杂(za)(za)(za)散(san)布峰值(zhi)将位于(yu)硅(gui)衬底中(zhong)(zhong)的(de)(de)某个深(shen)(shen)度(du)，因(yin)此被称为(wei)(wei)(wei)倒(dao)(dao)退(tui)阱(jing)，图14. 25显(xian)现在(zai)(zai)(zai)倒(dao)(dao)退(tui)阱(jing)与(yu)普通传(chuan)统热扩散(san)阱(jing)中(zhong)(zhong)掺杂(za)(za)(za)散(san)布的(de)(de)比(bi)拟，关于(yu)n型(xing)倒(dao)(dao)退(tui)阱(jing)与(yu)p型(xing)倒(dao)(dao)退(tui)阱(jing)而言，所(suo)需的(de)(de)能(neng)嚴分别(bie)为(wei)(wei)(wei)700keV及(ji)(ji)400keV.如(ru)(ru)前所(suo)提，高(gao)能(neng)离(li)子注(zhu)入(ru)的(de)(de)优点(dian)在(zai)(zai)(zai)于(yu)叮(ding)在(zai)(zai)(zai)低(di)(di)温(wen)(wen)及(ji)(ji)短时(shi)(shi)间(jian)(jian)的(de)(de)条件下(xia)构成阱(jing)，故可降低(di)(di)横(heng)向(xiang)扩散(san)及(ji)(ji)增加器(qi)件密度(du)．倒(dao)(dao)退(tui)阱(jing)优于(yu)传(chuan)统阱(jing)的(de)(de)中(zhong)(zhong)央(yang)有：①由于(yu)在(zai)(zai)(zai)底部(bu)的(de)(de)高(gao)掺杂(za)(za)(za)浓度(du)，倒(dao)(dao)退(tui)阱(jing)的(de)(de)阻(zu)值(zhi)较(jiao)传(chuan)统阱(jing)低(di)(di)，所(suo)以能(neng)够将闩锁问题(ti)降至最(zui)低(di)(di)；②沟(gou)道(dao)阻(zu)断可与(yu)倒(dao)(dao)退(tui)阱(jing)的(de)(de)离(li)子注(zhu)入(ru)同时(shi)(shi)构成，减少工(gong)艺(yi)步骤与(yu)时(shi)(shi)间(jian)(jian)；③在(zai)(zai)(zai)底部(bu)较(jiao)高(gao)的(de)(de)阱(jing)掺杂(za)(za)(za)能(neng)够降低(di)(di)源极与(yu)漏极产生穿(chuan)通（punch-rhrough，或译贯串、碰(peng)透）的(de)(de)几率(lv).

二、先(xian)进隔离技术

传统的(de)(de)隔(ge)离(li)工艺(yi)（14，3，l节）有(you)一(yi)些(xie)缺(que)陷，使得其不合(he)适(shi)用于(yu)(yu)深亚微米(mi)（小于(yu)(yu)o．25μ.m）工艺(yi)，硅的(de)(de)高(gao)温氧(yang)化(hua)(hua)与(yu)长氧(yang)化(hua)(hua)时(shi)间形(xing)成(cheng)用于(yu)(yu)沟(gou)道阻断的(de)(de)注入离(li)子（对n-MOSFET而(er)言，通常(chang)为硼(peng)）侵(qin)入有(you)源区(qu)域(yu)( active  region)并招(zhao)致(zhi)VT偏移(yi)．因而(er)，横向氧(yang)化(hua)(hua)会招(zhao)致(zhi)有(you)源器件(jian)区(qu)域(yu)的(de)(de)面(mian)积(ji)减小，此外，在亚微米(mi)隔(ge)离(li)的(de)(de)距离(li)中(zhong)，场(chang)氧(yang)化(hua)(hua)层的(de)(de)厚(hou)度明显小于(yu)(yu)生长在宽(kuan)距离(li)中(zhong)的(de)(de)场(chang)氧(yang)化(hua)(hua)层，沟(gou)槽隔(ge)离(li)技术(shu)能够防止这些(xie)问题，且已成(cheng)为隔(ge)离(li)的(de)(de)主流技术(shu)，图14. 26显现构成(cheng)一(yi)深（大于(yu)(yu)3μm）而(er)窄（小于(yu)(yu)2μm）的(de)(de)沟(gou)槽隔(ge)离(li)技术(shu)的(de)(de)工艺(yi)次第，其包含(han)四个(ge)步骤：开出图形(xing)、刻蚀硅衬底、填充介电资料（如(ru)二氧(yang)化(hua)(hua)硅或(huo)无(wu)掺杂的(de)(de)多晶硅）及平整(zheng)化(hua)(hua)，深沟(gou)槽隔(ge)离(li)可用于(yu)(yu)先进CMOS与(yu)双极型器件(jian)及沟(gou)槽式(shi)DRAM.由(you)于(yu)(yu)隔(ge)离(li)资料是(shi)应用CVD淀积(ji)，所(suo)以不需求长时(shi)间或(huo)高(gao)温工艺(yi)，且能够消弭横向氧(yang)化(hua)(hua)和硼(peng)侵(qin)入( boron encroachment)的(de)(de)问题．

另一个例子(zi)为图14. 27所(suo)示用(yong)于CMOS的(de)(de)(de)(de)浅沟槽(cao)隔离(li)(shallow trench isolation)（深度小于lμm）．在(zai)定义(yi)(yi)出图形(xing)后（图14。27(a），刻蚀出沟槽(cao)区域[图14. 27(b》，接(jie)着重新填(tian)入氧(yang)化(hua)(hua)(hua)层(ceng)[图14.27(C)]．在(zai)重新填(tian)人氧(yang)化(hua)(hua)(hua)层(ceng)之(zhi)前，可(ke)先停止用(yong)于沟道阻(zu)断的(de)(de)(de)(de)离(li)子(zi)注入，填(tian)入的(de)(de)(de)(de)氧(yang)化(hua)(hua)(hua)层(ceng)高(gao)(gao)过沟槽(cao)，位于氮(dan)化(hua)(hua)(hua)硅(gui)(gui)上的(de)(de)(de)(de)氧(yang)化(hua)(hua)(hua)层(ceng)应被除(chu)(chu)去(qu)，化(hua)(hua)(hua)学机(ji)械抛光( chemical-mechanicalpolishing，CMP)用(yong)来去(qu)除(chu)(chu)位于氮(dan)化(hua)(hua)(hua)硅(gui)(gui)上的(de)(de)(de)(de)氧(yang)化(hua)(hua)(hua)层(ceng)以得(de)到平整(zheng)的(de)(de)(de)(de)外表[图14.27(d)]．由于氮(dan)化(hua)(hua)(hua)硅(gui)(gui)关于抛光具(ju)有(you)高(gao)(gao)抵(di)御性，所(suo)以氮(dan)化(hua)(hua)(hua)硅(gui)(gui)可(ke)当作CMP工艺中的(de)(de)(de)(de)掩蔽(bi)层(ceng)，在(zai)抛光后，氮(dan)化(hua)(hua)(hua)硅(gui)(gui)和氧(yang)化(hua)(hua)(hua)层(ceng)分(fen)别可(ke)用(yong)磷酸及氢氟(fu)酸去(qu)除(chu)(chu)．这(zhei)个在(zai)一开端的(de)(de)(de)(de)平整(zheng)化(hua)(hua)(hua)步(bu)骤，将有(you)助于接(jie)下来定义(yi)(yi)出多(duo)晶硅(gui)(gui)的(de)(de)(de)(de)图形(xing)及多(duo)层(ceng)金(jin)属连线工艺的(de)(de)(de)(de)平整(zheng)化(hua)(hua)(hua).

三、栅极工程技术(shu)

假如我们用n+多晶硅作为PMOS与(yu)NMOS的(de)(de)(de)栅极(ji)，PMOS的(de)(de)(de)阈值电压(vTP≈-o．5V~-1．OV)必需(xu)用硼(peng)(peng)离子(zi)注(zhu)入(ru)来调整，这会使得PMOS的(de)(de)(de)沟(gou)(gou)(gou)道(dao)(dao)变为(wei)(wei)埋(mai)(mai)藏式(buried chan-nel)，如(ru)图14. 28(a)所(suo)示(shi)，当(dang)器(qi)(qi)件(jian)尺寸减(jian)少(shao)(shao)至o．25μm以(yi)(yi)下(xia)时，埋(mai)(mai)藏式PMOS将(jiang)会遭遇(yu)很(hen)严(yan)重的(de)(de)(de)短沟(gou)(gou)(gou)道(dao)(dao)效(xiao)应(short channel effect).最值得留(liu)(liu)意的(de)(de)(de)是短沟(gou)(gou)(gou)道(dao)(dao)效(xiao)应有(you)v，下(xia)跌、漏(lou)场(chang)感(gan)应的(de)(de)(de)势垒降(jiang)落(drain-induced barrier lowering，DIBL)及(ji)在(zai)关(guan)闭状态时大的(de)(de)(de)漏(lou)电流(liu)(liu)，致使于(yu)(yu)即便栅极(ji)电压为(wei)(wei)零，也有(you)漏(lou)电流(liu)(liu)经(jing)过源极(ji)与漏(lou)极(ji)．为(wei)(wei)处(chu)理这个(ge)问题，关(guan)于(yu)(yu)PMOS而(er)(er)言，可(ke)用p、多(duo)(duo)晶硅(gui)(gui)来取代n+多(duo)(duo)晶硅(gui)(gui)，由于(yu)(yu)功函数(shu)(work function)的(de)(de)(de)差别（n+多(duo)(duo)晶硅(gui)(gui)与p、多(duo)(duo)晶硅(gui)(gui)有(you)1．OeV的(de)(de)(de)差别），外表(biao)p型(xing)沟(gou)(gou)(gou)道(dao)(dao)器(qi)(qi)件(jian)并不(bu)需(xu)求(qiu)调整VT的(de)(de)(de)硼(peng)(peng)离子(zi)注(zhu)入(ru)，因而(er)(er)，当(dang)技术缩至o．25J'm以(yi)(yi)下(xia)，需(xu)求(qiu)采(cai)用双栅极(ji)构(gou)(gou)造(zao)( dual-gate)，即p+多(duo)(duo)晶硅(gui)(gui)用于(yu)(yu)PMOS，n+多(duo)(duo)晶硅(gui)(gui)用于(yu)(yu)NMOS[图14. 28(b》．外表(biao)沟(gou)(gou)(gou)道(dao)(dao)与埋(mai)(mai)藏沟(gou)(gou)(gou)道(dao)(dao)的(de)(de)(de)Vl，比拟如(ru)图14. 29所(suo)示(shi)，能(neng)够(gou)留(liu)(liu)意到在(zai)深亚(ya)微(wei)米时，外表(biao)沟(gou)(gou)(gou)道(dao)(dao)器(qi)(qi)件(jian)的(de)(de)(de)Vr下(xia)跌比埋(mai)(mai)藏沟(gou)(gou)(gou)道(dao)(dao)器(qi)(qi)件(jian)来得迟缓，这表(biao)示(shi)具有(you)p+多(duo)(duo)晶硅(gui)(gui)的(de)(de)(de)外表(biao)沟(gou)(gou)(gou)道(dao)(dao)器(qi)(qi)件(jian)，很(hen)合适用于(yu)(yu)深亚(ya)微(wei)米器(qi)(qi)件(jian)的(de)(de)(de)工作，为(wei)(wei)了构(gou)(gou)成(cheng)p’多(duo)(duo)晶硅(gui)(gui)栅极(ji)，通(tong)常用BFz、的(de)(de)(de)离子(zi)注(zhu)入(ru)，但是，在(zai)高(gao)温时硼(peng)(peng)很(hen)容易由多(duo)(duo)晶硅(gui)(gui)穿(chuan)过薄氧化(hua)(hua)层(ceng)(ceng)抵达(da)硅(gui)(gui)衬底而(er)(er)形成(cheng)Vr偏移．此外，氟(fu)原(yuan)子(zi)的(de)(de)(de)存在(zai)会增加(jia)硼(peng)(peng)的(de)(de)(de)穿(chuan)透．有(you)几种办法能(neng)够(gou)降(jiang)低这个(ge)效(xiao)应：运用快速退火(rapid thermal annealing)以(yi)(yi)减(jian)少(shao)(shao)高(gao)温的(de)(de)(de)时间(jian)而(er)(er)降(jiang)低硼(peng)(peng)的(de)(de)(de)扩散，运用氮(dan)(dan)化(hua)(hua)的(de)(de)(de)二氧化(hua)(hua)硅(gui)(gui)层(ceng)(ceng)(nitrided oxide)以(yi)(yi)抑止硼(peng)(peng)的(de)(de)(de)穿(chuan)透（由于(yu)(yu)硼(peng)(peng)能(neng)够(gou)很(hen)容易与氮(dan)(dan)分离而(er)(er)变得较(jiao)不(bu)易挪(nuo)动）；制造(zao)多(duo)(duo)层(ceng)(ceng)的(de)(de)(de)多(duo)(duo)晶硅(gui)(gui)，应用层(ceng)(ceng)与层(ceng)(ceng)间(jian)的(de)(de)(de)界面去(qu)捕(bu)捉(zhuo)硼(peng)(peng)原(yuan)子(zi).

联系方式：邹先(xian)生

联系电话：0755-83888366-8022

手(shou)机(ji)：18123972950

QQ：2880195519

联系地(di)址(zhi)：深圳市福田(tian)区车公庙天安数码城天吉大厦CD座(zuo)5C1

关注(zhu)KIA半导(dao)体(ti)(ti)工程专辑请搜微信号:“KIA半导(dao)体(ti)(ti)”或点(dian)击本文下(xia)方图片扫(sao)一扫(sao)进入(ru)官方微信“关注(zhu)”

长按二维码识(shi)别关注(zhu)