利盈娱乐(中国)创新平台有限公司

什么是MOS晶体管

mos晶体(ti)管(guan)(guan)，金属-氧化(hua)物-半导(dao)体(ti)(Metal-Oxide-Semiconductor)结构(gou)的晶体(ti)管(guan)(guan)简称MOS晶体(ti)管(guan)(guan)，有MOS管(guan)(guan)构(gou)成的集(ji)成电(dian)路称为MOS集(ji)成电(dian)路。

MOS管晶体管开通过程

MOS晶(jing)体管(guan)(guan)，开(kai)(kai)(kai)(kai)关(guan)(guan)管(guan)(guan)的(de)(de)开(kai)(kai)(kai)(kai)关(guan)(guan)模式电(dian)(dian)(dian)路如图所(suo)示，二(er)极(ji)管(guan)(guan)可(ke)是外接的(de)(de)或MOS管(guan)(guan)固有的(de)(de)。开(kai)(kai)(kai)(kai)关(guan)(guan)管(guan)(guan)在开(kai)(kai)(kai)(kai)通时(shi)的(de)(de)二(er)极(ji)管(guan)(guan)电(dian)(dian)(dian)压、电(dian)(dian)(dian)流(liu)(liu)波形如图5所(suo)示。在图5的(de)(de)阶段(duan)1开(kai)(kai)(kai)(kai)关(guan)(guan)管(guan)(guan)关(guan)(guan)断(duan)，开(kai)(kai)(kai)(kai)关(guan)(guan)电(dian)(dian)(dian)流(liu)(liu)为零，此时(shi)二(er)极(ji)管(guan)(guan)电(dian)(dian)(dian)流(liu)(liu)和电(dian)(dian)(dian)感(gan)电(dian)(dian)(dian)流(liu)(liu)相等(deng)(deng)；在阶段(duan)2开(kai)(kai)(kai)(kai)关(guan)(guan)导通，开(kai)(kai)(kai)(kai)关(guan)(guan)电(dian)(dian)(dian)流(liu)(liu)上升(sheng)，同时(shi)二(er)极(ji)管(guan)(guan)电(dian)(dian)(dian)流(liu)(liu)下降。开(kai)(kai)(kai)(kai)关(guan)(guan)电(dian)(dian)(dian)流(liu)(liu)上升(sheng)的(de)(de)斜率和二(er)极(ji)管(guan)(guan)电(dian)(dian)(dian)流(liu)(liu)下降的(de)(de)斜率的(de)(de)绝(jue)对值相同，符号相反；在阶段(duan)3开(kai)(kai)(kai)(kai)关(guan)(guan)电(dian)(dian)(dian)流(liu)(liu)继续上升(sheng)，二(er)极(ji)管(guan)(guan)电(dian)(dian)(dian)流(liu)(liu)继续下降，并且二(er)极(ji)管(guan)(guan)电(dian)(dian)(dian)流(liu)(liu)符号改变，由正转到负；在阶段(duan)4，二(er)极(ji)管(guan)(guan)从负的(de)(de)反向最大电(dian)(dian)(dian)流(liu)(liu)IRRM开(kai)(kai)(kai)(kai)始减小(xiao)，它(ta)们斜率的(de)(de)绝(jue)对值相等(deng)(deng)；在阶段(duan)5开(kai)(kai)(kai)(kai)关(guan)(guan)管(guan)(guan)完全开(kai)(kai)(kai)(kai)通，二(er)极(ji)管(guan)(guan)的(de)(de)反向恢复完成，开(kai)(kai)(kai)(kai)关(guan)(guan)管(guan)(guan)电(dian)(dian)(dian)流(liu)(liu)等(deng)(deng)于电(dian)(dian)(dian)感(gan)电(dian)(dian)(dian)流(liu)(liu)。

电(dian)(dian)(dian)(dian)介质(zhi)(zhi)(zhi)在决(jue)定阈(yu)值(zhi)电(dian)(dian)(dian)(dian)压方面也(ye)起了重要作用。厚电(dian)(dian)(dian)(dian)介质(zhi)(zhi)(zhi)由于(yu)比较厚而(er)削弱了电(dian)(dian)(dian)(dian)场(chang)。所(suo)以(yi)厚电(dian)(dian)(dian)(dian)介质(zhi)(zhi)(zhi)使阈(yu)值(zhi)电(dian)(dian)(dian)(dian)压上(shang)升，而(er)薄电(dian)(dian)(dian)(dian)介质(zhi)(zhi)(zhi)使阈(yu)值(zhi)电(dian)(dian)(dian)(dian)压下降(jiang)。理论上(shang)，电(dian)(dian)(dian)(dian)介质(zhi)(zhi)(zhi)成分也(ye)会(hui)影响电(dian)(dian)(dian)(dian)场(chang)强度。而(er)实际上(shang)，几乎(hu)所(suo)有(you)(you)的MOS管(guan)(guan)都用纯(chun)二氧化硅作为gate dielectric。这(zhei)种物(wu)质(zhi)(zhi)(zhi)可以(yi)以(yi)极纯(chun)的纯(chun)度和均匀性生长成非常(chang)薄的薄膜；其他(ta)(ta)物(wu)质(zhi)(zhi)(zhi)跟(gen)它都不能相(xiang)提并论。因此其他(ta)(ta)电(dian)(dian)(dian)(dian)介质(zhi)(zhi)(zhi)物(wu)质(zhi)(zhi)(zhi)只有(you)(you)很少的应用。（也(ye)有(you)(you)用高介电(dian)(dian)(dian)(dian)常(chang)数的物(wu)质(zhi)(zhi)(zhi)比如氮化硅作为gate dielectric的器件。有(you)(you)些作者把(ba)所(suo)有(you)(you)的MOS类晶体(ti)管(guan)(guan)，包括非氧化物(wu)电(dian)(dian)(dian)(dian)介质(zhi)(zhi)(zhi)，称为insulated-gate field effect transistor（IGFET））

gate的(de)物质(zhi)成分对阈(yu)值电压也有所影响。如上所述，当GATE和BACKGATE短(duan)接时，电场(chang)就(jiu)出现(xian)在gate oxide上。这主要是因为GATE和BACKGATE物质(zhi)之间的(de)work function差值造成的(de)。大多数实际应用的(de)晶体管(guan)都(dou)用重掺杂(za)的(de)多晶硅作为gate极。改变多晶硅的(de)掺杂(za)程度就(jiu)能控制它的(de)work function。

GATE OXIDE或氧化(hua)(hua)物和(he)硅表面之间(jian)界面上过剩的(de)(de)电(dian)(dian)荷(he)也可能(neng)影响(xiang)阈(yu)(yu)值电(dian)(dian)压。这些电(dian)(dian)荷(he)中可能(neng)有离子化(hua)(hua)的(de)(de)杂质原子，捕获(huo)(huo)的(de)(de)载流子，或结(jie)构缺陷。电(dian)(dian)介质或它表面捕获(huo)(huo)的(de)(de)电(dian)(dian)荷(he)会(hui)影响(xiang)电(dian)(dian)场并进一步影响(xiang)阈(yu)(yu)值电(dian)(dian)压。如果被捕获(huo)(huo)的(de)(de)电(dian)(dian)子随(sui)着(zhe)时(shi)间(jian)，温(wen)度或偏置电(dian)(dian)压而(er)变化(hua)(hua)，那(nei)么(me)阈(yu)(yu)值电(dian)(dian)压也会(hui)跟着(zhe)变化(hua)(hua)。

影响MOS晶体管的因素

第一个影响阈(yu)值(zhi)电(dian)(dian)(dian)(dian)压的(de)(de)因(yin)(yin)素是作为介质的(de)(de)二氧化硅(栅氧化层(ceng))中的(de)(de)电(dian)(dian)(dian)(dian)荷Qss以及电(dian)(dian)(dian)(dian)荷的(de)(de)性质。这种(zhong)电(dian)(dian)(dian)(dian)荷通常是由多(duo)种(zhong)原因(yin)(yin)产生(sheng)的(de)(de)，其(qi)中的(de)(de)一部分带(dai)正电(dian)(dian)(dian)(dian)，一部分带(dai)负电(dian)(dian)(dian)(dian)，其(qi)净电(dian)(dian)(dian)(dian)荷的(de)(de)极(ji)性显然会对衬底表面产生(sheng)电(dian)(dian)(dian)(dian)荷感(gan)应，从而影响反型(xing)层(ceng)的(de)(de)形成，或者(zhe)是使器件耗尽，或者(zhe)是阻碍反型(xing)层(ceng)的(de)(de)形成。Qss通常为可动正电(dian)(dian)(dian)(dian)荷。

第(di)二个(ge)影响阈值(zhi)电压(ya)(ya)的(de)(de)因素是衬(chen)底的(de)(de)掺杂浓度。从前面的(de)(de)分析可知，要(yao)在衬(chen)底的(de)(de)上表(biao)面产生(sheng)反(fan)型层，必(bi)须(xu)施加(jia)能够将表(biao)面耗尽(jin)并且(qie)形成衬(chen)底少数载流(liu)子(zi)的(de)(de)积累的(de)(de)栅源电压(ya)(ya)，这个(ge)电压(ya)(ya)的(de)(de)大小与衬(chen)底的(de)(de)掺杂浓度有(you)直接的(de)(de)关系(xi)。衬(chen)底掺杂浓度(QB)越(yue)低(di)(di)，多数载流(liu)子(zi)的(de)(de)浓度也(ye)越(yue)低(di)(di)，使衬(chen)底表(biao)面耗尽(jin)和反(fan)型所需要(yao)的(de)(de)电压(ya)(ya)VGS越(yue)小。

所以，衬(chen)底掺(chan)杂(za)浓(nong)(nong)度(du)是(shi)一个(ge)重(zhong)要(yao)的参数(shu)，衬(chen)底掺(chan)杂(za)浓(nong)(nong)度(du)越低(di)，器(qi)件的阈值电(dian)压数(shu)值将越小，反之则阈值电(dian)压值越高。对于一个(ge)成(cheng)熟(shu)稳定的工艺和器(qi)件基本(ben)结(jie)构，器(qi)件阈值电(dian)压的调(diao)整，主要(yao)通过(guo)改变衬(chen)底掺(chan)杂(za)浓(nong)(nong)度(du)或衬(chen)底表(biao)面掺(chan)杂(za)浓(nong)(nong)度(du)进(jin)(jin)行(xing)。衬(chen)底表(biao)面掺(chan)杂(za)浓(nong)(nong)度(du)的调(diao)整是(shi)通过(guo)离子注(zhu)入杂(za)质离子进(jin)(jin)行(xing)。

第(di)三个(ge)影响阈(yu)值电压的(de)(de)因素是由栅氧化(hua)层厚度tOX决(jue)定的(de)(de)单位面积栅电容的(de)(de)大(da)小(xiao)。单位面积栅电容越(yue)大(da)，电荷数量变(bian)化(hua)对(dui)VGS的(de)(de)变(bian)化(hua)越(yue)敏感(gan)，器件的(de)(de)阈(yu)值电压则越(yue)小(xiao)。

实际(ji)的(de)(de)效应是，栅氧(yang)(yang)化(hua)(hua)层的(de)(de)厚(hou)度(du)越(yue)薄(bo)，单(dan)位面积栅电容越(yue)大，相应的(de)(de)阈值(zhi)电压(ya)数值(zhi)越(yue)低。但因为栅氧(yang)(yang)化(hua)(hua)层越(yue)薄(bo)，氧(yang)(yang)化(hua)(hua)层中(zhong)的(de)(de)场强(qiang)越(yue)大，因此，栅氧(yang)(yang)化(hua)(hua)层的(de)(de)厚(hou)度(du)受到(dao)氧(yang)(yang)化(hua)(hua)层击穿电压(ya)的(de)(de)限制(zhi)。选用(yong)其(qi)他介质(zhi)材(cai)料做(zuo)栅介质(zhi)是当(dang)前(qian)工艺中(zhong)的(de)(de)一个方向。例如(ru)选用(yong)氮氧(yang)(yang)化(hua)(hua)硅 SiNxOy 替代(dai)二氧(yang)(yang)化(hua)(hua)硅是一个微电子技术的(de)(de)发展(zhan)方向。正在研(yan)究其(qi)它具有(you)高(gao)介电常数的(de)(de)材(cai)料，称为高(gao)k栅绝缘介质(zhi)。

第四个对器件(jian)阈(yu)值(zhi)电(dian)压(ya)具有重要影响的(de)(de)(de)(de)参数(shu)(shu)是栅(zha)材料与(yu)硅(gui)衬底(di)(di)的(de)(de)(de)(de)功函数(shu)(shu)差ΦMS的(de)(de)(de)(de)数(shu)(shu)值(zhi)，这(zhei)和(he)栅(zha)材料性质以(yi)及(ji)衬底(di)(di)的(de)(de)(de)(de)掺(chan)(chan)杂(za)类型(xing)有关，在一定(ding)的(de)(de)(de)(de)衬底(di)(di)掺(chan)(chan)杂(za)条(tiao)件(jian)下，栅(zha)极材料类型(xing)和(he)栅(zha)极掺(chan)(chan)杂(za)条(tiao)件(jian)都(dou)将(jiang)改(gai)变阈(yu)值(zhi)电(dian)压(ya)。对于以(yi)多晶硅(gui)为栅(zha)极的(de)(de)(de)(de)器件(jian)，器件(jian)的(de)(de)(de)(de)阈(yu)值(zhi)电(dian)压(ya)因多晶硅(gui)的(de)(de)(de)(de)掺(chan)(chan)杂(za)类型(xing)以(yi)及(ji)掺(chan)(chan)杂(za)浓度而发生变化。

可见(jian)，在正常条件下，很容易得到增(zeng)强(qiang)型PMOS管(guan)。为了(le)制得增(zeng)强(qiang)型NMOS管(guan)，则(ze)需注意减少Qss、Qox，增(zeng)加QB。采用硅栅(zha)工艺对(dui)制做(zuo)增(zeng)强(qiang)型NMOS管(guan)和绝对(dui)值小的增(zeng)强(qiang)型PMOS管(guan)有利。

MOS晶体管低功耗电路

MOS晶(jing)体管功耗电(dian)路，应对器设计(ji)的本(ben)钱(qian)依赖于几个(ge)要(yao)素，而不只仅是硅的本(ben)钱(qian)。事实上，芯片(pian)制造工艺的本(ben)钱(qian)(就其(qi)复杂性和成(cheng)熟(shu)水平与良率而言)普通能够由电(dian)路设计(ji)师(shi)来控制。依据经历，当(dang)裸片(pian)面积超越1mm2时，用(yong)于供给(ji)链(lian)应用(yong)的RFID的本(ben)钱(qian)开端降(jiang)落。

当RFID应对(dui)(dui)(dui)器(qi)从系统的最小范围(wei)运动到(dao)最大范围(wei)时，其功(gong)率(lv)大致变化三(san)十倍，所(suo)以RFID应对(dui)(dui)(dui)器(qi)的功(gong)率(lv)请(qing)求可能(neng)(neng)对(dui)(dui)(dui)设计师提(ti)出了一个难于(yu)预测(ce)的应战(zhan)。虽然UHFRFID应对(dui)(dui)(dui)器(qi)能(neng)(neng)够(gou)(gou)取得的典(dian)型功(gong)率(lv)在(zai)一百毫瓦数(shu)量级，但该问题并(bing)非仅限于(yu)功(gong)耗。即(ji)便是在(zai)短间隔内(nei)，能(neng)(neng)够(gou)(gou)对(dui)(dui)(dui)应对(dui)(dui)(dui)器(qi)提(ti)供足够(gou)(gou)的功(gong)率(lv)却可能(neng)(neng)招致电(dian)压过载。应对(dui)(dui)(dui)器(qi)还必需工作在(zai)从-25℃~+40℃的标(biao)称工作范围(wei)内(nei)，以从-40℃~+65℃基于(yu)EPCGen2规(gui)范的扩展温(wen)度范围(wei)内(nei)。

本钱与功率请求(qiu)极大(da)地影响(xiang)了(le)对(dui)用于消费RFID应(ying)(ying)对(dui)器IC的(de)工(gong)艺选(xuan)择(ze)。正如(ru)在(zai)先前系(xi)列(lie)文章中所(suo)提(ti)到的(de)，肖特基(ji)接触(chu)在(zai)RFID应(ying)(ying)对(dui)器设计中提(ti)供了(le)低(di)(di)开启电压、低(di)(di)结电容(rong)以及(ji)高电流驱动(dong)。另外，曾经有人努(nu)力于采用新的(de)工(gong)艺，例如(ru)BiCMOS以及(ji)蓝宝石硅片(pian)(SOS)，其(qi)提(ti)供了(le)极佳(jia)的(de)低(di)(di)功耗性能。但每(mei)种办法都(dou)有其(qi)不利的(de)一面。在(zai)CMOS工(gong)艺中肖特基(ji)接触(chu)并非是常规(gui)的(de)，而普通(tong)需求(qiu)后处置步骤(zhou)。其(qi)它工(gong)艺诸如(ru)BiCMOS和(he)SOS对(dui)大(da)多数RFID应(ying)(ying)对(dui)器应(ying)(ying)用而言又太贵了(le)。

MOS管晶(jing)体管功(gong)耗电路(lu)，完(wan)成(cheng)(cheng)低功(gong)耗电路(lu)请求的(de)(de)另一(yi)个(ge)办法是动态阈(yu)值电压MOSFET技(ji)术(shu)。其(qi)能够应用体硅(gui)CMOS技(ji)术(shu)完(wan)成(cheng)(cheng)低价消费。其(qi)全部优势十(shi)分合适于开发(fa)下(xia)一(yi)代UHFRFID应对器，本文(wen)将(jiang)对此(ci)作细致阐述(shu)。本文(wen)将(jiang)首先引见DTMOS的(de)(de)根本原理。接下(xia)来，DTMOS在数(shu)字、模仿以及射频范畴的(de)(de)完(wan)成(cheng)(cheng)将(jiang)被(bei)重点阐明，这是由于UHFRFID应对器包括了触及一(yi)切这三个(ge)范畴的(de)(de)电路(lu)。最(zui)后，将(jiang)演示满(man)足EPCGen2指标(biao)UHFRFID的(de)(de)DTMOS带隙参考电路(lu)的(de)(de)芯片完(wan)成(cheng)(cheng)。

DTMOS属于(yu)根本上采用(yong)互连的(de)阱(jing)和(he)栅(zha)的(de)MOS管晶体管(图1)。关于(yu)双阱(jing)p衬底CMOS工艺(yi)(yi)，由于(yu)只(zhi)能(neng)(neng)单独控制和(he)消(xiao)费(fei)N阱(jing)的(de)这一(yi)事(shi)实，所以只(zhi)能(neng)(neng)采用(yong)P型DTMOS，这是由于(yu)N型DTMOS的(de)P阱(jing)具有到P衬底的(de)共同和(he)低欧姆的(de)通路(lu)。但是，N型DTMOS能(neng)(neng)够在(zai)具有深N阱(jing)特性的(de)工艺(yi)(yi)中取得。DTMOS的(de)操作(zuo)相似(si)(si)于(yu)弱(ruo)反(fan)型MOS的(de)操作(zuo)，类似(si)(si)于(yu)横(heng)向PNP管中的(de)三极管操作(zuo)。弱(ruo)反(fan)型MOS晶体管的(de)漏电流与(yu)横(heng)向PNP的(de)集电极电流(都(dou)在(zai)饱和(he)区)为(wei)：

其中(zhong)：F=FBJT=VBE。用于三(san)极管，F=FWIM=[(VGS-VT)×COX/(COX+Cdepletion)]

用于(yu)弱反型(xing)MOS晶体管。

耗尽层电(dian)(dian)容的(de)值依赖于耗尽层的(de)宽度，其(qi)依次依赖于阱(jing)的(de)掺杂特性，以(yi)及在硅(gui)中源极结(jie)左近的(de)电(dian)(dian)压(ya)降。因(yin)而，该要素依赖于所(suo)采(cai)用的(de)阱(jing)-源电(dian)(dian)压(ya)和经过阈值调制(zhi)效应所(suo)采(cai)用的(de)阱(jing)-源电(dian)(dian)压(ya)。

DTMOS能够(gou)(gou)被(bei)看作基极(ji)(ji)上具(ju)有额外栅(zha)(zha)的(de)(de)横向双(shuang)极(ji)(ji)PNP管。基于这(zhei)一观(guan)念，DTMOS的(de)(de)漏电(dian)(dian)流主(zhu)要(yao)取决于经过源—阱(jing)结(jie)的(de)(de)电(dian)(dian)压(ya)(ya)，其在VGS与ID之间产生了理(li)想的(de)(de)指数(相似(si)双(shuang)极(ji)(ji))关系(xi)。由于互连栅(zha)(zha)—阱(jing)的(de)(de)存在，在栅(zha)(zha)和(he)阱(jing)之间存在着(zhe)内建电(dian)(dian)压(ya)(ya)FGW。由于电(dian)(dian)容的(de)(de)分配，电(dian)(dian)压(ya)(ya)FGW在栅(zha)(zha)氧和(he)硅上被(bei)再次(ci)分配。这(zhei)意味着(zhe)硅中的(de)(de)电(dian)(dian)压(ya)(ya)降(jiang)(jiang)由于FGW作为势(shi)垒(lei)，降(jiang)(jiang)低了电(dian)(dian)压(ya)(ya)Fb1，DTMOS的(de)(de)漏电(dian)(dian)流能够(gou)(gou)表示为：

由这些(xie)推导得出的关键结果如下：

1.与硅PN结(jie)的1.2V相比，DTMOS器件(jian)的带隙显然(ran)是0.6V；

2.DTMOS器(qi)件具有(you)理想的指数特(te)性[IDaexp(qVGS/kT)]；

3.DTMOS器件的(de)横向电流(liu)具有exp(qFb1/kT)因子(zi)，其比通常的(de)横向PNP要大；

4.带隙(xi)电(dian)压(ya)具有明(ming)显(xian)的(de)(de)温度依(yi)赖性。采用0.25umDTMOS工艺消费的(de)(de)初步胜利设计(ji)工作在77K温度下(xia)，运(yun)用0.6V电(dian)源电(dian)压(ya)并将衬底衔(xian)(xian)接(jie)到固定的(de)(de)正向偏(pian)置电(dian)压(ya)。接(jie)下(xia)来(lai)的(de)(de)实验包括受控栅(zha)横(heng)向双极晶体(ti)管以(yi)及(ji)衬底衔(xian)(xian)接(jie)到栅(zha)端(duan)的(de)(de)硅绝缘(yuan)体(ti)(SOI)MOSFET工艺。第一种工艺用于小型(xing)的(de)(de)低(di)功耗模仿应用，而第二(er)种工艺是(shi)超低(di)功耗CMOS的(de)(de)典型(xing)最佳候选技术。

DTMOS技术在其产生的(de)(de)(de)栅—延迟/功耗(hao)方面与传统(tong)的(de)(de)(de)CMOS电(dian)路(lu)技术相比显(xian)现(xian)出(chu)惊人的(de)(de)(de)性能(neng)优势。DTMOS还在RF电(dian)路(lu)中(zhong)显(xian)现(xian)出(chu)优越(yue)性能(neng)。在传统(tong)的(de)(de)(de)CMOS中(zhong)，减(jian)少到更小特征尺寸和阈(yu)值(zhi)电(dian)压(VTH)的(de)(de)(de)工(gong)(gong)艺增(zeng)加了(le)(le)工(gong)(gong)作速(su)度。但是，VTH的(de)(de)(de)降(jiang)低(di)(di)也(ye)招(zhao)致了(le)(le)亚阈(yu)值(zhi)MOSFET行(xing)为(wei)的(de)(de)(de)降(jiang)落(luo)。静态电(dian)路(lu)中(zhong)静态电(dian)流的(de)(de)(de)增(zeng)加，将(jiang)VTH限制(zhi)为(wei)0.4V。DTMOS可能(neng)能(neng)够克(ke)制(zhi)这(zhei)些(xie)约束，特别是工(gong)(gong)作在具有峻峭的(de)(de)(de)亚阈(yu)值(zhi)特性的(de)(de)(de)极低(di)(di)VDD和低(di)(di)VTH下。对DTMOS，栅输(shu)入电(dian)压正向偏置了(le)(le)衬底，依据著名的(de)(de)(de)体效应公(gong)式，VTH将(jiang)降(jiang)低(di)(di)：

联系方式(shi)：邹先(xian)生

联系(xi)电话：0755-83888366-8022

手机(ji)：18123972950

QQ：2880195519

联系地址(zhi)：深圳市福田区车公庙天(tian)(tian)安数码城(cheng)天(tian)(tian)吉(ji)大厦CD座5C1

请搜微(wei)信(xin)公(gong)众(zhong)号(hao):“KIA半(ban)导(dao)体”或扫一扫下(xia)图(tu)“关注”官(guan)方(fang)微(wei)信(xin)公(gong)众(zhong)号(hao)

请(qing)“关注”官方(fang)微信公众号:提(ti)供 MOS管(guan) 技(ji)术帮助