利盈娱乐(中国)创新平台有限公司

VMOS的开通与关断

就(jiu)VMOS的(de)(de)(de)开(kai)关(guan)而言，分布参数(shu)的(de)(de)(de)主(zhu)要(yao)要(yao)素(su)是结电容，其他影响(xiang)要(yao)素(su)还包括引线、端电极(ji)、PN结、管芯本体（基区(qu)）的(de)(de)(de)等效(xiao)分布电容和分布电感，工作频率越高(gao)，上(shang)述“其他要(yao)素(su)”的(de)(de)(de)影响(xiang)就(jiu)越大(da)。思索到栅极(ji)分布参数(shu)的(de)(de)(de)VMOS的(de)(de)(de)开(kai)关(guan)过程(cheng)在本书第3章的(de)(de)(de)3.3.4、3.3.5节曾经做了一(yi)些(xie)说明(ming)。

思索管子内(nei)部(bu)的(de)(de)(de)分布参数以(yi)后，VMOS的(de)(de)(de)开通(tong)与关断(duan)可以(yi)用图(tu)5.69所示的(de)(de)(de)电(dian)(dian)路来说明。图(tu)5. 69中的(de)(de)(de)RH（上拉电(dian)(dian)阻(zu)(zu)）、RL（下拉电(dian)(dian)阻(zu)(zu)）和(he)RG（外部(bu)电(dian)(dian)路的(de)(de)(de)栅极(ji)电(dian)(dian)阻(zu)(zu)）是(shi)为(wei)了防止栅极(ji)振荡而(er)设的(de)(de)(de)，RG(in) 内(nei)部(bu)栅极(ji)的(de)(de)(de)等效电(dian)(dian)阻(zu)(zu)，在实际(ji)电(dian)(dian)路中足看不到的(de)(de)(de)，Di为(wei)体二(er)极(ji)管。

图(tu)5. 69电(dian)路的(de)相(xiang)关波(bo)形如图(tu)5.70所示(shi)，其中(zhong)的(de)(a)与本(ben)书第3章中(zhong)的(de)“图(tu)3. 16”所示(shi)的(de)栅(zha)电(dian)荷充放电(dian)波(bo)形图(tu)是非常相(xiang)似的(de)。图(tu)中(zhong)波(bo)形为了(le)说明(ming)问题而(er)特意(yi)作了(le)水平扩展，与输入的(de)方波(bo)相(xiang)比较，栅(zha)极的(de)理论波(bo)形变成了(le)阶梯(ti)波(bo)。

在图5. 70(a)中，VMOS的开通被分红了四个阶段，以便于问题的说明。

第①阶(jie)段为(wei)栅极(ji)开(kai)通延迟阶(jie)段，栅极(ji)驱动信号主要(yao)对Cgs充(chong)电(dian)(dian)，直(zhi)至栅极(ji)电(dian)(dian)压（相关于源极(ji)）升(sheng)高到VMOS的开(kai)启电(dian)(dian)压VGS（th），同时，Cgd也会(hui)被缓慢充(chong)电(dian)(dian)，其容量也会(hui)略有减小。

第②阶段为漏极开(kai)通延迟阶段。在(zai)输(shu)人侧，Cgs和Cgd被(bei)继续充电(dian)(dian)(dian)，栅极电(dian)(dian)(dian)压(ya)(ya)继续上升，直至(zhi)升高到“Miller Plateau Ievel”(米(mi)勒平顶电(dian)(dian)(dian)压(ya)(ya))VGS（pD）。Cgs在(zai)这个(ge)阶段将(jiang)被(bei)基本充溢，下一个(ge)阶段将(jiang)主(zhu)要对Cgd中止充电(dian)(dian)(dian)，而Cgd又称为米(mi)勒电(dian)(dian)(dian)容(rong)，VGS（pl）因此(ci)而得(de)名。存输(shu)出侧，漏极电(dian)(dian)(dian)流疾速增(zeng)加，直至(zhi)抵达(da)最大（负载额定电(dian)(dian)(dian)流），但是VMOS并非“真”的导(dao)通，漏源电(dian)(dian)(dian)压(ya)(ya)并没有变化，这是由(you)于漏极和

源极(ji)的(de)分(fen)布(bu)电(dian)(dian)(dian)感(gan)(gan)以及体二极(ji)管(guan)结电(dian)(dian)(dian)容的(de)存在(zai)，这些电(dian)(dian)(dian)流源自上述分(fen)布(bu)电(dian)(dian)(dian)感(gan)(gan)的(de)续流电(dian)(dian)(dian)流并对体二极(ji)管(guan)的(de)结电(dian)(dian)(dian)容中止放电(dian)(dian)(dian)。

第③阶(jie)段为漏极(ji)导通阶(jie)段。这一阶(jie)段对输入侧(ce)而(er)言(yan)，IG主要对Cgd中止充电，栅(zha)极(ji)电压(ya)基本(ben)不变，因此(ci)义称为“米勒平(ping)顶区”。对输出侧(ce)而(er)言(yan)，体二(er)极(ji)管完全关断(duan)，漏极(ji)电压(ya)疾速降落直至(zhi)降到VGS（pl）而(er)略高于饱和压(ya)降的水平(ping)。

第④阶(jie)(jie)(jie)段(duan)(duan)为(wei)饱和导(dao)通阶(jie)(jie)(jie)段(duan)(duan)。IG继续(xu)对(dui)cgd中(zhong)止充电，使(shi)漏(lou)极(ji)(ji)(ji)(ji)的(de)导(dao)通程度加(jia)深直至(zhi)抵达完(wan)好(hao)饱和导(dao)通，cgs和Cgd被完(wan)好(hao)充溢，IG逐渐(jian)降低到接(jie)近于(yu)0的(de)水平，而栅极(ji)(ji)(ji)(ji)电压(ya)则逐渐(jian)升到最高(gao)，抵达接(jie)近VDD的(de)水平。不难发现，VMOS的(de)开通功耗(hao)主要在②、③阶(jie)(jie)(jie)段(duan)(duan)产生：在②阶(jie)(jie)(jie)段(duan)(duan)，ID迅(xun)速提高(gao)，但是(shi)漏(lou)极(ji)(ji)(ji)(ji)电压(ya)基本不变，VMOS的(de)漏(lou)源极(ji)(ji)(ji)(ji)相当于(yu)—个大电阻；而在③阶(jie)(jie)(jie)段(duan)(duan)，漏(lou)极(ji)(ji)(ji)(ji)电压(ya)有一(yi)个降落的(de)过程，但是(shi)漏(lou)极(ji)(ji)(ji)(ji)电流维持在最大水平。

VMOS的关断同样(yang)可以用图5.70(b)的四个阶段中止说明。

第(di)①阶(jie)段(duan)为(wei)栅极(ji)关断延迟阶(jie)段(duan)。栅极(ji)驱(qu)动电压反转后，首(shou)先(xian)对Cgs和(he)Cgd进行放电，栅极(ji)电压从最大值降低到VGS(pl）。对输出侧而言，漏极(ji)的电压和(he)电流(liu)都(dou)基(ji)本不(bu)变。

第②阶段(duan)为漏(lou)极(ji)(ji)(ji)关断延迟阶段(duan)。漏(lou)极(ji)(ji)(ji)电(dian)(dian)压（相(xiang)关于(yu)源(yuan)极(ji)(ji)(ji)）疾速升高(gao)，同(tong)样是(shi)由于(yu)漏(lou)源(yuan)极(ji)(ji)(ji)分(fen)(fen)布(bu)参(can)数和(he)体二极(ji)(ji)(ji)管结电(dian)(dian)容的(de)(de)(de)存(cun)在(zai)，漏(lou)极(ji)(ji)(ji)电(dian)(dian)流基本坚持(chi)不变。在(zai)输入侧，IG也继续对Cps和(he)Cgd中(zhong)止放电(dian)(dian)，ID的(de)(de)(de)一(yi)部分(fen)(fen)则对Cgd中(zhong)止充电(dian)(dian)（对IG而(er)言．相(xiang)当于(yu)放电(dian)(dian)）而(er)且充电(dian)(dian)电(dian)(dian)流的(de)(de)(de)数值要大于(yu)Ic对Cgd的(de)(de)(de)放电(dian)(dian)电(dian)(dian)流，因此加速了Cgd的(de)(de)(de)放电(dian)(dian)过程（对Ic而(er)言）。对栅极(ji)(ji)(ji)电(dian)(dian)压而(er)言，这个阶段(duan)和(he)开通时的(de)(de)(de)第③阶段(duan)是(shi)相(xiang)同(tong)的(de)(de)(de)，都处于(yu)“米勒平顶区”阶段(duan)。

第③阶(jie)段(duan)为(wei)漏(lou)(lou)(lou)极关(guan)断阶(jie)段(duan)。漏(lou)(lou)(lou)极电流(liu)疾速降落，IG主要对(dui)Cgs放(fang)电，由(you)于Cgd的(de)(de)放(fang)电在第②阶(jie)段(duan)曾经(jing)基本(ben)完成。栅极电压降落到了VGS（th），漏(lou)(lou)(lou)极电流(liu)基本(ben)。降落到了0，漏(lou)(lou)(lou)极关(guan)断根本(ben)完成。假如负载不(bu)是纯阻(zu)性的(de)(de)，体二极管(guan)会在这(zhei)个阶(jie)段(duan)导通，构成与ID方(fang)向相反的(de)(de)续流(liu)电流(liu)。

第(di)④阶段为关(guan)断完(wan)成阶段。ID继续对Cgs放电(dian)直至放完(wan)，ID和VGS均降低到了最低程度，VMOS的关(guan)断完(wan)毕(bi)。

不(bu)难发(fa)现，关断(duan)过程(cheng)中，关断(duan)功(gong)耗也主要发(fa)作(zuo)在(zai)②、③阶段。

通(tong)(tong)常所说的(de)(de)开(kai)关(guan)(guan)功(gong)耗(hao)主要(yao)就是指开(kai)经过程(cheng)中(zhong)的(de)(de)开(kai)通(tong)(tong)功(gong)耗(hao)和关(guan)(guan)断过程(cheng)中(zhong)的(de)(de)关(guan)(guan)断功(gong)耗(hao)。由于开(kai)通(tong)(tong)与关(guan)(guan)断的(de)(de)时间(jian)实践上十(shi)分短(duan)，在(zai)此期间(jian)由于饱和导通(tong)(tong)惹起(qi)的(de)(de)功(gong)耗(hao)根(gen)本上能够(gou)疏忽。开(kai)关(guan)(guan)功(gong)耗(hao)不只仅是VMOS管芯自身产生的(de)(de)，还包括体：二(er)极管的(de)(de)续流功(gong)耗(hao)。在(zai)大(da)功(gong)率高频电路(lu)中(zhong)，负载大(da)多是理性(xing)负载，也有(you)容性(xing)负载，极少有(you)纯阻性(xing)负载，因(yin)而(er)续流功(gong)耗(hao)常常更为(wei)可观(guan)。

联系方式：邹(zou)先生

联系(xi)电话：0755-83888366-8022

手机：18123972950

QQ：2880195519

联系地址(zhi)：深圳市(shi)福田(tian)区(qu)车公庙天安数码城天吉大厦CD座5C1

关(guan)(guan)注(zhu)KIA半导体工程专辑请搜(sou)微(wei)信(xin)号:“KIA半导体”或点(dian)击本文下方图片(pian)扫一扫进入官方微(wei)信(xin)“关(guan)(guan)注(zhu)”

长按二(er)维码识别关注(zhu)