PMOS晶体管

1．NMOS+PMOS-构成CMOS

图1. 18所示的PMOS晶体管是在n型基(ji)底上(shang)构成p+型的(de)源区(qu)和(he)漏区(qu)。假如采用(yong)p型硅衬底，如图1.19所示，在p型衬底上(shang)先作成n型基(ji)底，把这(zhei)个n型区(qu)域(yu)称为(wei)n阱( well)。

mos管

图1. 20(a)是(shi)在p型硅衬(chen)底(di)上(shang)构成(cheng)的(de)CMOS剖面表示图。以(yi)n阱为(wei)基底(di)作成(cheng)PMOS晶体管(guan)(guan)，以(yi)p型硅衬(chen)底(di)为(wei)基底(di)作成(cheng)NMOS晶体管(guan)(guan)。

通常n阱(jing)中(zhong)需(xu)介(jie)入n+区与(yu)正电(dian)(dian)(dian)源(yuan)电(dian)(dian)(dian)压(ya)VDD衔(xian)接，也有可(ke)能(neng)取独立的电(dian)(dian)(dian)位(wei)。例如，p型硅(gui)衬(chen)底上构成多(duo)个n阱(jing)时，也能(neng)够其中(zhong)某一个n阱(jing)与(yu)VDD衔(xian)接，而其他(ta)n阱(jing)与(yu)源(yuan)极取等电(dian)(dian)(dian)位(wei)。但是p型硅(gui)衬(chen)底必需(xu)与(yu)负电(dian)(dian)(dian)源(yuan)电(dian)(dian)(dian)压(ya)衔(xian)接。就是说PMOS晶体管(guan)(guan)的基底可(ke)取的电(dian)(dian)(dian)位(wei)与(yu)NMOS晶体管(guan)(guan)相(xiang)比(bi)，自在度要大。

mos管

假如(ru)运(yun)用n型(xing)硅(gui)衬底，如(ru)图(tu)1. 20(b)所(suo)示，先(xian)在n型(xing)硅(gui)衬底上构成(cheng)p阱，作成(cheng)以p阱为基(ji)底的(de)NMOS晶体管。PMOS晶体管的(de)基(ji)底是n型(xing)硅(gui)衬底。

普通(tong)来说，运(yun)用(yong)p型(xing)硅(gui)衬(chen)底(di)的状(zhuang)况比(bi)拟多，所以这(zhei)里主(zhu)要对运(yun)用(yong)p型(xing)硅(gui)衬(chen)底(di)的状(zhuang)况停止讨论。

2. PMOS晶体(ti)管漏极电流的表达式

PMOS晶(jing)体管(guan)中，如图1．21所示(shi)，以(yi)源(yuan)(yuan)(yuan)极(ji)为(wei)基准电(dian)(dian)位给栅极(ji)加负(fu)的(de)电(dian)(dian)压(ya)(ya)，在栅氧化膜(mo)下(xia)方感应出空穴，构(gou)成(cheng)p型反型层（p沟(gou)），使电(dian)(dian)流(liu)流(liu)过。所以(yi)PMOS晶(jing)体管(guan)的(de)阈值电(dian)(dian)压(ya)(ya)VTP是负(fu)值。电(dian)(dian)流(liu)从(cong)源(yuan)(yuan)(yuan)极(ji)流(liu)向(xiang)漏极(ji)时(shi)，漏极(ji)电(dian)(dian)流(liu)ID取正值，源(yuan)(yuan)(yuan)极(ji)—栅极(ji)间(jian)(jian)电(dian)(dian)压(ya)(ya)V SG和源(yuan)(yuan)(yuan)极(ji)—漏极(ji)间(jian)(jian)电(dian)(dian)压(ya)(ya)VSD取图1，22所示(shi)的(de)极(ji)性时(shi)，PMOS晶(jing)体管(guan)的(de)漏极(ji)电(dian)(dian)流(liu)ID由下(xia)式(shi)给出：