CMOS电平

COMS集成(cheng)电(dian)路(lu)是互补对称金(jin)属(shu)氧化物半导体（Complementary symmetry metal oxide semiconductor）集成(cheng)电(dian)路(lu)的英文缩(suo)写，电(dian)路(lu)的许多基本逻(luo)辑单元都是用增(zeng)强(qiang)型(xing)(xing)PMOS晶(jing)体管和增(zeng)强(qiang)型(xing)(xing)NMOS管按(an)照互补对称形(xing)式(shi)连接的，静态功耗很(hen)小。COMS电(dian)路(lu)的供电(dian)电(dian)压(ya)电(dian)压(ya)波(bo)动(dong)允许±10，当输出电(dian)压(ya)高(gao)于(yu)VDD-0.5VVDD范围比较广在+5--+15V均能正常工作，时为逻(luo)辑1，输出电(dian)压(ya)低于(yu)VSS+0.5V(VSS为数字地)为逻(luo)辑0，扇(shan)出数为10--20个(ge)COMS门电(dian)路(lu).

输出L：<0.1*Vcc；H：>0.9*Vcc

输入L：<0.3*Vcc；H：>0.7*Vcc

由于(yu)CMOS电源采用12V，则输入低(di)于(yu)3.6V为低(di)电平(ping)，噪(zao)(zao)声(sheng)容(rong)限为1.8V，高(gao)于(yu)3.5V为高(gao)电平(ping)，噪(zao)(zao)声(sheng)容(rong)限高(gao)为1.8V。比TTL有更高(gao)的噪(zao)(zao)声(sheng)容(rong)限。

输出高电(dian)平(ping)和输出低电(dian)平(ping)：Uoh≈Vcc，Uol≈GND，

输入(ru)高电平(ping)和输入(ru)低电平(ping)：Uih≥0.7Vcc，Uil≤0.2Vcc

由上(shang)面可知，在同样5V电源的电压情况下，CMOS电路(lu)可以直接驱动(dong)TTL，而TTL电路(lu)不能直接驱动(dong)CMOS电路(lu)，故TTL电路(lu)驱动(dong)CMOS电路(lu)需(xu)上(shang)拉(la)电阻(zu)。

3.3V CMOS可(ke)以直接(jie)驱动(dong)5V的(de)TTL电路。

（当然上面是一(yi)般情(qing)况，具(ju)体还(hai)是要查(cha)看所用芯片的datasheet,只要在用的时候注意就行）

比较：A：TTL电(dian)路是电(dian)流控制器(qi)件、CMOS电(dian)(dian)路(lu)是电(dian)(dian)压控(kong)制(zhi)器(qi)件

B：TTL电(dian)路(lu)的速度快(kuai)，传输延迟短（5-10ns）但是功(gong)耗大(da)

CMOS电路的(de)速度慢，传(chuan)输延迟长（25-50ns），但功(gong)耗低，CMOS电路本身的(de)功(gong)耗与输入信号(hao)的(de)脉冲频率有关(guan)，频率越(yue)高，芯片越(yue)热，这是(shi)正常现象(xiang)。

cmos电平

二、COMS电路的锁定效应

COMS电(dian)(dian)路由于输入太(tai)大(da)的电(dian)(dian)流(liu)，内部(bu)的电(dian)(dian)流(liu)急(ji)剧增大(da)，除非切断电(dian)(dian)源，电(dian)(dian)流(liu)一直在增大(da)。这种效应就是锁定(ding)效应。当产生锁定(ding)效应时(shi)，COMS的内部(bu)电(dian)(dian)流(liu)能达到40mA以上，很容(rong)易烧(shao)毁芯片。

防御(yu)措施：

1）在输(shu)入(ru)端和(he)(he)输(shu)出端加钳位电(dian)(dian)路，使输(shu)入(ru)和(he)(he)输(shu)出不(bu)超过不(bu)超过规定电(dian)(dian)压。

2）芯片的(de)(de)电源输入端(duan)加(jia)去耦电路(lu)，防止(zhi)VDD端(duan)出(chu)现瞬间的(de)(de)高(gao)压。

3）在VDD和外电源(yuan)之间加线流电阻(zu)，即使有大的(de)电流也(ye)不让它进去。

4）当系(xi)统(tong)由几个(ge)电(dian)(dian)源(yuan)(yuan)(yuan)分别(bie)供(gong)电(dian)(dian)时，开(kai)关(guan)要按(an)下列顺序：开(kai)启时，先开(kai)启COMS电(dian)(dian)路(lu)得电(dian)(dian)源(yuan)(yuan)(yuan)，再开(kai)启输入信号和负载的电(dian)(dian)源(yuan)(yuan)(yuan)；关(guan)闭(bi)时，先关(guan)闭(bi)输入信号和负载的电(dian)(dian)源(yuan)(yuan)(yuan)，再关(guan)闭(bi)COMS电(dian)(dian)路(lu)的电(dian)(dian)源(yuan)(yuan)(yuan)。

三、CMOS电平接口

我们(men)对它(ta)(ta)也不陌生，也是经常(chang)和它(ta)(ta)打交(jiao)道了，一些关于CMOS的(de)半导(dao)体(ti)特性在(zai)这里就不必啰(luo)嗦了。许多(duo)人都知道的(de)是，正(zheng)常(chang)情况下CMOS的(de)功(gong)耗和抗(kang)干扰能力远(yuan)优(you)于TTL。但是鲜为人知的(de)是，在(zai)高转换频率时，CMOS系列实(shi)际上却比TTL消耗更多(duo)的(de)功(gong)率。

由(you)于CMOS的(de)工作电(dian)压(ya)目前已经可以很(hen)小了(le)，有的(de)FPGA内核工作电(dian)压(ya)甚至(zhi)接近1.5V，这样就使得电(dian)平(ping)之间的(de)噪声容(rong)限比(bi)TTL小了(le)很(hen)多，因此更加(jia)加(jia)重了(le)由(you)于电(dian)压(ya)波(bo)动而引发的(de)信号判断错误。

众所(suo)周(zhou)知，CMOS电(dian)路(lu)的(de)(de)输入阻抗是很高的(de)(de)，因此(ci)，它的(de)(de)耦合(he)电(dian)容容量可以(yi)(yi)很小，而不(bu)需要使用大的(de)(de)电(dian)解(jie)电(dian)容器了。由于CMOS电(dian)路(lu)通常驱(qu)(qu)动能力较(jiao)弱，所(suo)以(yi)(yi)必须先进(jin)行TTL转换后再驱(qu)(qu)动ECL电(dian)路(lu)。

此(ci)外(wai)，设计(ji)CMOS接口(kou)电路时(shi)，要注意避免容(rong)性负载(zai)过重，否(fou)则的话会使得上升时(shi)间变慢，而且(qie)驱动器件的功耗也将增加(因为容(rong)性负载(zai)并不耗费功率)。

四、COMS电路的使用注意事项

1)COMS电(dian)(dian)路(lu)时电(dian)(dian)压控制器件，它的(de)输(shu)入总抗很大，对干(gan)扰(rao)信号的(de)捕捉(zhuo)能力很强(qiang)。所以，不用(yong)的(de)管脚不要悬空，要接上拉电(dian)(dian)阻(zu)或者下(xia)拉电(dian)(dian)阻(zu)，给它一个(ge)恒定的(de)电(dian)(dian)平。

2)输(shu)(shu)(shu)入(ru)端接低内(nei)(nei)阻的信(xin)号源时(shi)，要在(zai)输(shu)(shu)(shu)入(ru)端和信(xin)号源之间要串联(lian)限流电阻，使(shi)输(shu)(shu)(shu)入(ru)的电流限制在(zai)1mA之内(nei)(nei)。

3)当接长信号传输线时(shi)，在COMS电路(lu)端接匹配电阻。

4)当(dang)输入端(duan)接大电(dian)容(rong)时，应该在输入端(duan)和电(dian)容(rong)间接保护电(dian)阻。电(dian)阻值为(wei)R=V0/1mA.V0是外界(jie)电(dian)容(rong)上(shang)的电(dian)压。

5)COMS的(de)输(shu)入(ru)电流超过(guo)1mA，就有可能烧(shao)坏COMS。

五、CMOS的趋势

进(jin)入2000年后，电(dian)(dian)子电(dian)(dian)路低(di)电(dian)(dian)压化的步(bu)(bu)伐加快(kuai)了。这与电(dian)(dian)子设备的信(xin)号处置从模仿向(xiang)数字转移(yi)有(you)亲(qin)密(mi)的关系。像CG（ComputerGraphic,计(ji)算机图形）那(nei)样，进(jin)一步(bu)(bu)以(yi)高速度(du)、高密(mi)度(du)（3D，MPEG2，5.lch环绕平面(mian)声(sheng)等）、而且用电(dian)(dian)池(chi)驱(qu)动(dong)的笔记本电(dian)(dian)脑(nao)停止编辑、阅(yue)览。像数码照相机（百万(wan)像素&长(zhang)时(shi)间电(dian)(dian)池(chi)）那(nei)样，请求更低(di)的功率耗费。
从这种市场(chang)意向和半导体(ti)厂家的高集(ji)成度(du)、高附加(jia)值两个(ge)角(jiao)度(du)看，都请(qing)求器(qi)件的微细化(hua)(hua)、低(di)电(dian)(dian)压化(hua)(hua)。表13.4列出了包(bao)括(kuo)EIA／JEDEC依然在审(shen)议(yi)中的电(dian)(dian)源电(dian)(dian)压范围的规(gui)范化(hua)(hua)意向。低(di)电(dian)(dian)压化(hua)(hua)业已进入1.0V系(xi)电(dian)(dian)源。
表(biao)(biao)13.5列出其(qi)输入电(dian)(dian)(dian)(dian)压(ya)(ya)(ya)规(gui)(gui)(gui)格(ge)(ge)（接口(kou)规(gui)(gui)(gui)格(ge)(ge)）的(de)意向，到3.3V系（或者(zhe)3.0V系）电(dian)(dian)(dian)(dian)源(yuan)电(dian)(dian)(dian)(dian)压(ya)(ya)(ya)，都是(shi)(shi)VIL=0.8V、VIH=2.0V就是(shi)(shi)说以维持TTL电(dian)(dian)(dian)(dian)平的(de)“LVTTL”(LV：LowVoltage)作为(wei)(wei)输入电(dian)(dian)(dian)(dian)压(ya)(ya)(ya)规(gui)(gui)(gui)格(ge)(ge)规(gui)(gui)(gui)范(fan)，在TTL习(xi)气运(yun)用的(de)信息、通讯范(fan)畴运(yun)用着。不过在电(dian)(dian)(dian)(dian)源(yuan)电(dian)(dian)(dian)(dian)压(ya)(ya)(ya)进一步降低后(hou)，VIL，和VIH的(de)规(gui)(gui)(gui)格(ge)(ge)就只(zhi)能采(cai)用CMOS电(dian)(dian)(dian)(dian)平规(gui)(gui)(gui)范(fan)。图13.6形象(xiang)地表(biao)(biao)现出电(dian)(dian)(dian)(dian)源(yuan)电(dian)(dian)(dian)(dian)压(ya)(ya)(ya)和高速化的(de)关(guan)系。TTL运(yun)用在以5V工作为(wei)(wei)中心的(de)高速应用范(fan)畴，3V系的(de)应用被合适(shi)于Bi-CMOS技术的(de)低电(dian)(dian)(dian)(dian)压(ya)(ya)(ya)型(xing)(LVTTL)掩盖(gai)。TTL/LVTTL的(de)电(dian)(dian)(dian)(dian)路阈值设计大约是(shi)(shi)1.4V，输入“L”/“H”的(de)电(dian)(dian)(dian)(dian)压(ya)(ya)(ya)规(gui)(gui)(gui)格(ge)(ge)是(shi)(shi)0.8V/2.0V。

CMOS在(zai)原来宽的(de)工作(zuo)电(dian)压范围的(de)根底上，产生了(le)低电(dian)压、高(gao)速产品，也包含了(le)TTL的(de)性能。CMOS的(de)电(dian)路(lu)阈(yu)值设计为1/2VDD，输入“L”/“H”的(de)电(dian)压规格是0.25～0.35VDD/0.65～0.75VDD。
CMOS器件的(de)(de)接口以CMOS电平(ping)为规范，不过也产生适用特定用处(chu)的(de)(de)接口规格(ge)。最大(da)的(de)(de)意向是(shi)差动传送。这一(yi)点将(jiang)在(zai)后面引见(jian)。

cmos电平