CMOS电平

COMS集(ji)成电(dian)(dian)路(lu)是互(hu)补(bu)(bu)对(dui)称(cheng)金属氧(yang)化物半导(dao)体（Complementary symmetry metal oxide semiconductor）集(ji)成电(dian)(dian)路(lu)的英文缩写，电(dian)(dian)路(lu)的许多基(ji)本(ben)逻(luo)辑单元都是用增强型PMOS晶体管(guan)和(he)增强型NMOS管(guan)按照(zhao)互(hu)补(bu)(bu)对(dui)称(cheng)形(xing)式(shi)连(lian)接的，静(jing)态功耗很小。COMS电(dian)(dian)路(lu)的供电(dian)(dian)电(dian)(dian)压(ya)电(dian)(dian)压(ya)波(bo)动允许±10，当(dang)输(shu)(shu)出电(dian)(dian)压(ya)高于VDD-0.5VVDD范围比较广在+5--+15V均能正(zheng)常(chang)工作，时为(wei)逻(luo)辑1，输(shu)(shu)出电(dian)(dian)压(ya)低(di)于VSS+0.5V(VSS为(wei)数字地)为(wei)逻(luo)辑0，扇出数为(wei)10--20个COMS门电(dian)(dian)路(lu).

输(shu)出L：<0.1*Vcc；H：>0.9*Vcc

输入L：<0.3*Vcc；H：>0.7*Vcc

由于CMOS电(dian)源采用(yong)12V，则输入低(di)于3.6V为(wei)低(di)电(dian)平(ping)，噪声(sheng)容(rong)限为(wei)1.8V，高于3.5V为(wei)高电(dian)平(ping)，噪声(sheng)容(rong)限高为(wei)1.8V。比TTL有(you)更高的噪声(sheng)容(rong)限。

输出高电(dian)平和输出低电(dian)平：Uoh≈Vcc，Uol≈GND，

输入高电(dian)平和输入低电(dian)平：Uih≥0.7Vcc，Uil≤0.2Vcc

由上面(mian)可知，在同(tong)样5V电(dian)(dian)源的电(dian)(dian)压情况下，CMOS电(dian)(dian)路(lu)(lu)可以直接驱(qu)动(dong)TTL，而(er)TTL电(dian)(dian)路(lu)(lu)不(bu)能(neng)直接驱(qu)动(dong)CMOS电(dian)(dian)路(lu)(lu)，故TTL电(dian)(dian)路(lu)(lu)驱(qu)动(dong)CMOS电(dian)(dian)路(lu)(lu)需上拉电(dian)(dian)阻。

3.3V CMOS可以直接(jie)驱动5V的TTL电路(lu)。

（当然(ran)上(shang)面(mian)是一般情况，具体还是要(yao)(yao)查看(kan)所用(yong)芯片的datasheet,只(zhi)要(yao)(yao)在用(yong)的时候(hou)注(zhu)意就行）

比较(jiao)：A：TTL电路是电流控制器件、CMOS电路是电压控(kong)制器件(jian)

B：TTL电路的(de)速度快，传输延迟短（5-10ns）但(dan)是功耗大

CMOS电(dian)路(lu)的(de)速(su)度慢，传输延迟(chi)长(zhang)（25-50ns），但(dan)功耗低，CMOS电(dian)路(lu)本身(shen)的(de)功耗与输入信(xin)号的(de)脉冲频率(lv)有关，频率(lv)越高，芯片越热，这是(shi)正(zheng)常现象。

cmos电平

二、COMS电路的锁定效应

COMS电(dian)(dian)(dian)(dian)路由于输入(ru)太大的电(dian)(dian)(dian)(dian)流(liu)(liu)，内部的电(dian)(dian)(dian)(dian)流(liu)(liu)急剧增(zeng)大，除非切断电(dian)(dian)(dian)(dian)源，电(dian)(dian)(dian)(dian)流(liu)(liu)一直在(zai)增(zeng)大。这种效应就是锁定效应。当产(chan)生锁定效应时(shi)，COMS的内部电(dian)(dian)(dian)(dian)流(liu)(liu)能达到(dao)40mA以上，很容易烧毁芯片。

防(fang)御措(cuo)施(shi)：

1）在输入端和(he)输出端加(jia)钳位电(dian)路，使(shi)输入和(he)输出不超过不超过规(gui)定电(dian)压。

2）芯片的电(dian)源输入端(duan)加(jia)去耦(ou)电(dian)路，防止VDD端(duan)出(chu)现瞬(shun)间(jian)的高(gao)压。

3）在VDD和外电(dian)源(yuan)之间加线(xian)流电(dian)阻(zu)，即使有(you)大的电(dian)流也不让它进(jin)去。

4）当系(xi)统(tong)由几个电(dian)源(yuan)(yuan)分别供电(dian)时(shi)，开(kai)关(guan)要按下列顺序：开(kai)启时(shi)，先开(kai)启COMS电(dian)路(lu)得(de)电(dian)源(yuan)(yuan)，再(zai)开(kai)启输入信号和负(fu)载(zai)的电(dian)源(yuan)(yuan)；关(guan)闭(bi)时(shi)，先关(guan)闭(bi)输入信号和负(fu)载(zai)的电(dian)源(yuan)(yuan)，再(zai)关(guan)闭(bi)COMS电(dian)路(lu)的电(dian)源(yuan)(yuan)。

三、CMOS电平接口

我们对(dui)它也不(bu)陌生，也是(shi)经(jing)常(chang)和它打交道(dao)了(le)，一些关于(yu)CMOS的(de)半(ban)导体特性在这里就不(bu)必啰(luo)嗦了(le)。许(xu)多人(ren)都知道(dao)的(de)是(shi)，正常(chang)情(qing)况下CMOS的(de)功耗和抗(kang)干扰能力远优于(yu)TTL。但是(shi)鲜为人(ren)知的(de)是(shi)，在高转换频(pin)率(lv)时，CMOS系(xi)列(lie)实际(ji)上却比TTL消(xiao)耗更多的(de)功率(lv)。

由(you)于CMOS的工(gong)作电压(ya)目前已(yi)经(jing)可以很(hen)小了(le)，有的FPGA内核工(gong)作电压(ya)甚(shen)至(zhi)接近1.5V，这样(yang)就(jiu)使得电平之间的噪声容限比TTL小了(le)很(hen)多，因(yin)此更加(jia)加(jia)重(zhong)了(le)由(you)于电压(ya)波(bo)动而(er)引(yin)发(fa)的信号(hao)判断错误。

众所周知，CMOS电(dian)路(lu)的输入阻抗是很高(gao)的，因此，它的耦(ou)合电(dian)容(rong)(rong)容(rong)(rong)量可以很小，而(er)不需要使用大的电(dian)解(jie)电(dian)容(rong)(rong)器了(le)。由于CMOS电(dian)路(lu)通常驱动能力较弱，所以必须先进行TTL转换后(hou)再驱动ECL电(dian)路(lu)。

此(ci)外，设计CMOS接口电路时，要注意避免容性负载过重(zhong)，否则的(de)话会使得上升时间变(bian)慢，而且驱(qu)动(dong)器件的(de)功耗也将(jiang)增加(因为容性负载并(bing)不耗费功率)。

四、COMS电路的使用注意事项

1)COMS电(dian)路时电(dian)压控制器件，它的输入(ru)总抗很大，对(dui)干扰(rao)信号的捕(bu)捉能力(li)很强。所以，不(bu)用(yong)的管脚不(bu)要悬空，要接上(shang)拉(la)电(dian)阻或者下(xia)拉(la)电(dian)阻，给它一个恒定(ding)的电(dian)平(ping)。

2)输入(ru)端接低内(nei)(nei)阻的信号源时，要(yao)在输入(ru)端和信号源之间要(yao)串联(lian)限流电(dian)阻，使输入(ru)的电(dian)流限制在1mA之内(nei)(nei)。

3)当接长信号传输线时(shi)，在COMS电(dian)路端(duan)接匹配电(dian)阻。

4)当输(shu)入端(duan)接(jie)大电(dian)容时，应该在输(shu)入端(duan)和(he)电(dian)容间接(jie)保(bao)护电(dian)阻。电(dian)阻值为R=V0/1mA.V0是外界电(dian)容上的电(dian)压。

5)COMS的输(shu)入电流超过1mA，就(jiu)有可能烧坏COMS。

五、CMOS的趋势

进(jin)入2000年后，电子电路低电压化的(de)(de)步(bu)伐加(jia)快了。这与电子设备的(de)(de)信号(hao)处置从模仿向数(shu)字(zi)转(zhuan)移有亲密(mi)的(de)(de)关系。像(xiang)(xiang)(xiang)CG（ComputerGraphic,计算机图形）那(nei)样，进(jin)一步(bu)以高速(su)度、高密(mi)度（3D，MPEG2，5.lch环绕(rao)平面声等）、而且用电池(chi)驱动的(de)(de)笔记本电脑停止编(bian)辑、阅览。像(xiang)(xiang)(xiang)数(shu)码照相机（百万像(xiang)(xiang)(xiang)素&长时(shi)间电池(chi)）那(nei)样，请(qing)求(qiu)更低的(de)(de)功率耗费。
从这种市场意向和半导体厂家的高集成度、高附加(jia)值(zhi)两个角(jiao)度看，都请求(qiu)器件的微细(xi)化(hua)、低(di)电压化(hua)。表13.4列出了包括EIA／JEDEC依然(ran)在(zai)审议(yi)中(zhong)的电源(yuan)电压范围的规范化(hua)意向。低(di)电压化(hua)业(ye)已进入1.0V系电源(yuan)。
表13.5列出其(qi)输(shu)入电(dian)(dian)压(ya)(ya)规(gui)格(ge)（接(jie)口(kou)规(gui)格(ge)）的(de)(de)意向(xiang)，到3.3V系（或者3.0V系）电(dian)(dian)源电(dian)(dian)压(ya)(ya)，都(dou)是(shi)VIL=0.8V、VIH=2.0V就(jiu)(jiu)是(shi)说(shuo)以维持TTL电(dian)(dian)平的(de)(de)“LVTTL”(LV：LowVoltage)作(zuo)为(wei)输(shu)入电(dian)(dian)压(ya)(ya)规(gui)格(ge)规(gui)范(fan)，在TTL习气运用(yong)(yong)的(de)(de)信(xin)息(xi)、通讯范(fan)畴(chou)运用(yong)(yong)着。不过在电(dian)(dian)源电(dian)(dian)压(ya)(ya)进一(yi)步(bu)降低(di)后，VIL，和(he)VIH的(de)(de)规(gui)格(ge)就(jiu)(jiu)只能采(cai)用(yong)(yong)CMOS电(dian)(dian)平规(gui)范(fan)。图13.6形象地表现(xian)出电(dian)(dian)源电(dian)(dian)压(ya)(ya)和(he)高速化的(de)(de)关系。TTL运用(yong)(yong)在以5V工作(zuo)为(wei)中(zhong)心(xin)的(de)(de)高速应(ying)用(yong)(yong)范(fan)畴(chou)，3V系的(de)(de)应(ying)用(yong)(yong)被合适于Bi-CMOS技术(shu)的(de)(de)低(di)电(dian)(dian)压(ya)(ya)型(LVTTL)掩盖。TTL/LVTTL的(de)(de)电(dian)(dian)路(lu)阈(yu)值设计大约是(shi)1.4V，输(shu)入“L”/“H”的(de)(de)电(dian)(dian)压(ya)(ya)规(gui)格(ge)是(shi)0.8V/2.0V。

CMOS在(zai)原来宽的(de)工作(zuo)电(dian)压(ya)范(fan)围的(de)根底上，产(chan)生了低(di)电(dian)压(ya)、高速产(chan)品(pin)，也包(bao)含了TTL的(de)性能。CMOS的(de)电(dian)路阈值设计为1/2VDD，输入“L”/“H”的(de)电(dian)压(ya)规格是0.25～0.35VDD/0.65～0.75VDD。
CMOS器(qi)件的接口以(yi)CMOS电平为规范，不过(guo)也产生适用(yong)特定用(yong)处(chu)的接口规格。最大(da)的意向(xiang)是差(cha)动传送。这一点将在后面引见。

cmos电平