基本放大电路

    为了放(fang)大模仿信(xin)号(hao)必需(xu)运用(yong)有源(yuan)(yuan)(yuan)器件。MOS晶体管就(jiu)(jiu)是(shi)(shi)一种(zhong)频(pin)繁运用(yong)的有源(yuan)(yuan)(yuan)器件。MOS晶体管的三(san)个(ge)端(duan)(duan)子中有两个(ge)分别(bie)是(shi)(shi)输(shu)入端(duan)(duan)和输(shu)出端(duan)(duan)。还有第(di)三(san)个(ge)端(duan)(duan)子，将(jiang)这个(ge)端(duan)(duan)子固定为一定的电(dian)位就(jiu)(jiu)能(neng)够构(gou)(gou)成三(san)种(zhong)放(fang)大电(dian)路。就(jiu)(jiu)是(shi)(shi)说(shuo)，源(yuan)(yuan)(yuan)极、栅极、漏极中的某个(ge)极衔接(jie)到固定电(dian)位上，就(jiu)(jiu)可以分别(bie)构(gou)(gou)成源(yuan)(yuan)(yuan)极接(jie)地、栅极接(jie)地、漏极接(jie)地三(san)种(zhong)放(fang)大电(dian)路。

   端子(zi)不一定(ding)非要(yao)接地(GND)才干固(gu)定(ding)电位(wei)，为(wei)什么要(yao)“接地”？由(you)于关于被放大(da)的(de)信(xin)号来(lai)说，电位(wei)固(gu)定(ding)的(de)端子(zi)可以(yi)看作交(jiao)流接地。另外，就MOS晶体管(guan)的(de)输(shu)入(ru)输(shu)出端的(de)分配来(lai)说，电绝缘(yuan)的(de)栅(zha)极不能作为(wei)输(shu)出端运用，所以(yi)可以(yi)组(zu)合起来(lai)的(de)放大(da)电路就如表(biao)3.1所列。

源极接地放大电路

   表3.1所示(shi)的放大(da)(da)电路(lu)中，源(yuan)极接地放大(da)(da)电路(lu)是最常用的模仿电路(lu)。所以(yi)首先(xian)对源(yuan)极接地放大(da)(da)电路(lu)的放大(da)(da)功(gong)用停(ting)止讨论。

   如前(qian)所述，简直一(yi)切模仿电(dian)(dian)路中(zhong)的(de)(de)(de)MOS晶(jing)体(ti)管都是工作在(zai)饱和区。在(zai)饱和区，即(ji)便改动漏极电(dian)(dian)压(ya)VDS，其漏极电(dian)(dian)流ID简直不(bu)增加。换句话说，MOS晶(jing)体(ti)管是工作在(zai)输出(chu)电(dian)(dian)阻r。十分大的(de)(de)(de)偏置条件下(xia)。为了便于了解(jie)放大的(de)(de)(de)原理，首(shou)先思索假设输出(chu)电(dian)(dian)阻ro（=νds/id)无限(xian)大条件下(xia)的(de)(de)(de)状况。这(zhei)里的(de)(de)(de)νds是漏极电(dian)(dian)压(ya)的(de)(de)(de)微小变化(hua)(hua)量(liang)，id是漏极电(dian)(dian)流的(de)(de)(de)微小变化(hua)(hua)量(liang)（以下(xia)ν、i等小写(xie)字母都是表示微小变化(hua)(hua)量(liang)）。然后再来计算(suan)输出(chu)电(dian)(dian)阻为有限(xian)值时的(de)(de)(de)电(dian)(dian)压(ya)增益(yi)。

   如图3.1所示，给(ji)MOS晶体(ti)管的栅极(ji)加直流(liu)(liu)偏压VGS，再(zai)加模(mo)仿信(xin)(xin)号电(dian)压νin，于(yu)是，漏极(ji)端(duan)（输出）除产(chan)生直流(liu)(liu)电(dian)流(liu)(liu)成(cheng)分之(zhi)外，还(hai)有与输入信(xin)(xin)号νin成(cheng)比例的小信(xin)(xin)号电(dian)流(liu)(liu)id=gmνin流(liu)(liu)过：

式中，VT为(wei)MOS晶体管的阈值电(dian)压；β为(wei)与沟道长宽比等有关的参量(liang)(β≡(w/L)μCox)；gm为(wei)跨导。

   式(3.1)中的(de)(de)输(shu)(shu)人信(xin)号νin十(shi)分(fen)小，假(jia)定级(ji)数展开的(de)(de)2次项(xiang)以(yi)上(shang)的(de)(de)高次项(xiang)能够疏忽不计(ji)。式(3.1)右(you)边第(di)一项(xiang)表(biao)示与(yu)栅极电(dian)(dian)压(ya)VGS相(xiang)(xiang)对(dui)应(ying)的(de)(de)直流(liu)漏极电(dian)(dian)流(liu)Io，第(di)二项(xiang)是与(yu)输(shu)(shu)入信(xin)号νin相(xiang)(xiang)对(dui)应(ying)的(de)(de)输(shu)(shu)出漏极电(dian)(dian)流(liu)ido在(zai)解(jie)析放大电(dian)(dian)路时，假(jia)定信(xin)号电(dian)(dian)压(ya)νin十(shi)分(fen)小，这时电(dian)(dian)路的(de)(de)工作(zuo)都可看作(zuo)是线性的(de)(de)（近似(si)直线），因此(ci)计(ji)算就变得十(shi)分(fen)简单。

   式(3.1)中，当只思索与放大有(you)关的(de)(de)信号成分(fen)（右(you)边第(di)二项）时，源极接地(di)的(de)(de)MOS晶体管就能够看作(zuo)具有(you)将输(shu)入的(de)(de)小(xiao)信号电压uin变换(huan)为(wei)电流ia=gmvin功用的(de)(de)器(qi)件。

现在讨论将(jiang)这个信(xin)(xin)号成分作为输出电(dian)压(ya)取出的方法(fa)。按照(zhao)欧姆定律(lv)，当小信(xin)(xin)号电(dian)流id流过电(dian)阻R时，电(dian)阻两端(duan)产(chan)生电(dian)压(ya)idR。利用这个原(yuan)理，就能(neng)够取出放大后(hou)的信(xin)(xin)号。

   例如，如图(tu)3.2所(suo)示(shi)，将电压(ya)-电流变换(huan)器件MOS晶体管与负(fu)载(zai)电阻Rload连接，并流过式(3.1)所(suo)示(shi)的电流I（=直流成分(fen)lo+小信(xin)号成分(fen)id），那么输(shu)(shu)出(chu)(chu)(chu)电压(ya)就是VDD-Rload(Io+id)。其中(zhong)(zhong)直流电压(ya)成分(fen)VDD-RloadIo中(zhong)(zhong)不包(bao)含信(xin)号信(xin)息，所(suo)以没有(you)取出(chu)(chu)(chu)处理的必(bi)要(yao)。而包(bao)含小信(xin)号电流的输(shu)(shu)出(chu)(chu)(chu)信(xin)号电压(ya)Vout= —Rload.id必(bi)须放(fang)大(da)输(shu)(shu)出(chu)(chu)(chu)。按照欧姆定律，如果负(fu)载(zai)电阻Rload大(da)，那么输(shu)(shu)出(chu)(chu)(chu)信(xin)号νout也就大(da)。Rload前面(mian)的负(fu)号意(yi)味着(zhe)输(shu)(shu)出(chu)(chu)(chu)信(xin)号相对于电流信(xin)号成分(fen)id以反相位输(shu)(shu)出(chu)(chu)(chu)。

由(you)式(shi)(3.2)能够得到源极接(jie)地放大电路的电压增益为

   从这个结果能够(gou)看出，为了取得高(gao)的增(zeng)益，应该运用具(ju)有大跨(kua)导gm的有源器件与大的负载电阻Rload相(xiang)衔接。

   上面的阐明中，假定次级的输(shu)入负载电(dian)阻(zu)Rin比MOS晶体(ti)管(guan)(guan)的输(shu)出电(dian)阻(zu)ro大得多。但是，实践的源(yuan)极接(jie)地电(dian)路的有效输(shu)出电(dian)阻(zu)是负载电(dian)阻(zu)Rload与MOS晶体(ti)管(guan)(guan)的输(shu)出电(dian)阻(zu)r。以及次级的输(shu)入负载电(dian)阻(zu)Rin呈并(bing)联衔接(jie)的，要用这样(yang)的放大电(dian)路驱动R。小的电(dian)路并(bing)非(fei)上策。所以，下面思(si)索(suo)Rin十分大而且(qie)r。也是实践值的状况。

电路原理

   CMOS模仿集成(cheng)电(dian)路中，更多的状(zhuang)况是(shi)图(tu)3.2的负载(zai)电(dian)阻(zu)(zu)Rload并不是(shi)单纯的电(dian)阻(zu)(zu)元件(jian)，而是(shi)由MOS晶体管的输出电(dian)阻(zu)(zu)ro替代。

   (1)负载电阻采(cai)用MOS晶体管(guan)的话(hua)，能够流过更多的电流用来驱(qu)动(dong)MOS晶体管(guan)，这意味着驱(qu)动(dong)器件的9m大。

   (2)改动(dong)负载(zai)MOS晶体管的(de)尺寸或偏置条(tiao)件，就(jiu)可以(yi)门(men)由地调整输出电(dian)阻ro的(de)值。

   (3) MOS晶体管占(zhan)有(you)的面积比电阻元件小。

   图(tu)3.3示(shi)出用P沟(gou)MOS晶体管的输(shu)出电阻(zu)rop交换图(tu)3.2中的负(fu)载电阻(zu)Pload的源(yuan)极接地放大电路。这个电路的有效(xiao)输(shu)出电阻(zu)R能(neng)够经过下面的实验求(qiu)得。

   假如增人输出端电压νout流入驱动器件N沟MOS晶体管的漏极电流νout/ron就增加。这一点能够从输出电阻的定义式得到阐明。而负载一侧的P沟MoS晶体管中则相反，自漏极流出的电流νout/rop减少，所以在流入输出端的有效电流iout与νout之间下面的关系式成立：

式中，ron、rop分别是N沟MOS晶体管和P沟MOS晶体管的输出电阻。从式(3.3)能够看出，用P沟MOS晶体管作为负载的源极接地放大电路的有效输出电阻R，如图3.3的右图所示那样，与输出端衔接的两个MOS晶体管的漏极电阻（ron，rop）的并联电阻等价。即

   rop∥ron表示rop与ron并联衔接的合成电阻。当次级的输入电阻Rin影响不可疏忽时，R就表示为：

   放大电路的电压增益Ao由MOS晶体管的漏极电阻ro与跨导gm之积给出输出电阻ro与电流成反比。驱动一侧的MOS晶体管的gm与I成比例(参考第2章式(2.6))。因而，如图3.4所示，源极接地放大电路的增益｜Ao｜=gmR与流过MOS晶体管的电流f的平方根成反比。但是，为了取得高增益，减小电流I的话就不能快速驱动次级电路，所以实践的放大电路中，在耗费功率与高速响应之间取恰当的折中。普通来说，CMOS电路以放大增益为目的时的gmro为几十倍的大小还是容易得到的。