基本放大电路

    为了放(fang)大模仿信号必需(xu)运用有源器(qi)件。MOS晶体管(guan)就是(shi)(shi)一(yi)种(zhong)频繁运用的(de)有源器(qi)件。MOS晶体管(guan)的(de)三(san)个(ge)端(duan)子(zi)中有两个(ge)分别是(shi)(shi)输入端(duan)和输出端(duan)。还有第三(san)个(ge)端(duan)子(zi)，将这个(ge)端(duan)子(zi)固定(ding)为一(yi)定(ding)的(de)电(dian)位就能够(gou)构成三(san)种(zhong)放(fang)大电(dian)路(lu)。就是(shi)(shi)说(shuo)，源极、栅极、漏(lou)极中的(de)某个(ge)极衔接(jie)到(dao)固定(ding)电(dian)位上(shang)，就可以分别构成源极接(jie)地、栅极接(jie)地、漏(lou)极接(jie)地三(san)种(zhong)放(fang)大电(dian)路(lu)。

   端(duan)子(zi)不(bu)一定(ding)非(fei)要(yao)接地(di)(GND)才干固定(ding)电(dian)(dian)位，为(wei)什(shen)么要(yao)“接地(di)”？由于(yu)关于(yu)被(bei)放大(da)的(de)(de)信号来(lai)(lai)说(shuo)，电(dian)(dian)位固定(ding)的(de)(de)端(duan)子(zi)可(ke)以(yi)看作(zuo)交流接地(di)。另外，就(jiu)MOS晶体管的(de)(de)输入输出(chu)端(duan)的(de)(de)分配来(lai)(lai)说(shuo)，电(dian)(dian)绝(jue)缘的(de)(de)栅(zha)极不(bu)能(neng)作(zuo)为(wei)输出(chu)端(duan)运用，所(suo)(suo)以(yi)可(ke)以(yi)组(zu)合起来(lai)(lai)的(de)(de)放大(da)电(dian)(dian)路(lu)就(jiu)如表3.1所(suo)(suo)列。

源极接地放大电路

    表3.1所示的放大电(dian)路中，源极(ji)接地放大电(dian)路是最常用的模仿电(dian)路。所以首(shou)先对(dui)源极(ji)接地放大电(dian)路的放大功(gong)用停止(zhi)讨论。

   如前所述，简直一切模(mo)仿电(dian)路中的(de)(de)(de)MOS晶体管都是(shi)工作在饱和(he)区(qu)(qu)。在饱和(he)区(qu)(qu)，即便(bian)改动漏(lou)极(ji)电(dian)压VDS，其漏(lou)极(ji)电(dian)流(liu)ID简直不增加。换句话说，MOS晶体管是(shi)工作在输出(chu)电(dian)阻r。十分(fen)大的(de)(de)(de)偏(pian)置条(tiao)件下(xia)(xia)。为了便(bian)于了解(jie)放大的(de)(de)(de)原理，首先思索假设输出(chu)电(dian)阻ro（=νds/id)无(wu)限大条(tiao)件下(xia)(xia)的(de)(de)(de)状况。这里的(de)(de)(de)νds是(shi)漏(lou)极(ji)电(dian)压的(de)(de)(de)微小变化量，id是(shi)漏(lou)极(ji)电(dian)流(liu)的(de)(de)(de)微小变化量（以下(xia)(xia)ν、i等小写(xie)字母(mu)都是(shi)表示微小变化量）。然后再来计算输出(chu)电(dian)阻为有限值时的(de)(de)(de)电(dian)压增益。

   如图3.1所示，给MOS晶体管的(de)栅(zha)极加直(zhi)流偏压VGS，再加模仿信(xin)(xin)号(hao)电压νin，于是，漏极端(duan)（输出）除产生(sheng)直(zhi)流电流成分(fen)之(zhi)外，还(hai)有与输入信(xin)(xin)号(hao)νin成比例的(de)小信(xin)(xin)号(hao)电流id=gmνin流过：

式中，VT为(wei)MOS晶(jing)体管的(de)阈值电压；β为(wei)与(yu)沟(gou)道长宽(kuan)比等有关的(de)参量(β≡(w/L)μCox)；gm为(wei)跨(kua)导。

   式(3.1)中(zhong)的(de)(de)输人信(xin)号νin十分(fen)小，假定(ding)级数展开的(de)(de)2次项(xiang)(xiang)以上(shang)的(de)(de)高(gao)次项(xiang)(xiang)能够疏忽不计(ji)(ji)。式(3.1)右边第(di)一项(xiang)(xiang)表示与(yu)栅极电压(ya)(ya)VGS相(xiang)对应(ying)的(de)(de)直(zhi)流(liu)漏(lou)极电流(liu)Io，第(di)二项(xiang)(xiang)是(shi)与(yu)输入(ru)信(xin)号νin相(xiang)对应(ying)的(de)(de)输出漏(lou)极电流(liu)ido在解析放(fang)大电路(lu)时，假定(ding)信(xin)号电压(ya)(ya)νin十分(fen)小，这时电路(lu)的(de)(de)工(gong)作都可(ke)看作是(shi)线(xian)(xian)性的(de)(de)（近似直(zhi)线(xian)(xian)），因此计(ji)(ji)算就变得十分(fen)简(jian)单(dan)。

   式(shi)(3.1)中，当(dang)只(zhi)思索与放大有关(guan)的信(xin)号成分（右(you)边第(di)二项）时，源极接地(di)的MOS晶体(ti)管(guan)就能够看(kan)作具有将(jiang)输入的小(xiao)信(xin)号电(dian)压(ya)uin变换为电(dian)流ia=gmvin功用的器件。

现在讨(tao)论将这个信(xin)(xin)号成分作为输(shu)出电(dian)(dian)压(ya)取出的方(fang)法。按照欧姆定律，当小(xiao)信(xin)(xin)号电(dian)(dian)流(liu)id流(liu)过电(dian)(dian)阻(zu)R时(shi)，电(dian)(dian)阻(zu)两端(duan)产生电(dian)(dian)压(ya)idR。利(li)用这个原理，就能够取出放大后(hou)的信(xin)(xin)号。

   例如(ru)，如(ru)图3.2所(suo)示，将(jiang)电(dian)(dian)(dian)(dian)压-电(dian)(dian)(dian)(dian)流(liu)变换器(qi)件MOS晶体管与(yu)负载电(dian)(dian)(dian)(dian)阻(zu)Rload连接，并流(liu)过式(3.1)所(suo)示的(de)(de)电(dian)(dian)(dian)(dian)流(liu)I（=直(zhi)流(liu)成(cheng)分(fen)lo+小信(xin)号成(cheng)分(fen)id），那(nei)么(me)输出(chu)电(dian)(dian)(dian)(dian)压就是VDD-Rload(Io+id)。其中(zhong)直(zhi)流(liu)电(dian)(dian)(dian)(dian)压成(cheng)分(fen)VDD-RloadIo中(zhong)不包(bao)含信(xin)号信(xin)息，所(suo)以没(mei)有取出(chu)处(chu)理的(de)(de)必要。而包(bao)含小信(xin)号电(dian)(dian)(dian)(dian)流(liu)的(de)(de)输出(chu)信(xin)号电(dian)(dian)(dian)(dian)压Vout= —Rload.id必须放大(da)输出(chu)。按照欧姆(mu)定律，如(ru)果负载电(dian)(dian)(dian)(dian)阻(zu)Rload大(da)，那(nei)么(me)输出(chu)信(xin)号νout也就大(da)。Rload前面的(de)(de)负号意(yi)味着输出(chu)信(xin)号相对于电(dian)(dian)(dian)(dian)流(liu)信(xin)号成(cheng)分(fen)id以反相位输出(chu)。

由式(3.2)能够得到(dao)源(yuan)极接地放大(da)电路(lu)的电压增益为

   从这个结果能够看出，为了(le)取得高的(de)增益(yi)，应该运用具(ju)有大跨(kua)导gm的(de)有源器件与大的(de)负载(zai)电(dian)阻Rload相(xiang)衔接。

   上面的(de)(de)阐明中，假定次(ci)级(ji)的(de)(de)输(shu)(shu)(shu)入(ru)负载(zai)电(dian)阻Rin比MOS晶体管的(de)(de)输(shu)(shu)(shu)出电(dian)阻ro大得(de)多。但是(shi)，实践(jian)的(de)(de)源极接地电(dian)路(lu)的(de)(de)有效输(shu)(shu)(shu)出电(dian)阻是(shi)负载(zai)电(dian)阻Rload与(yu)MOS晶体管的(de)(de)输(shu)(shu)(shu)出电(dian)阻r。以及(ji)次(ci)级(ji)的(de)(de)输(shu)(shu)(shu)入(ru)负载(zai)电(dian)阻Rin呈并联(lian)衔接的(de)(de)，要(yao)用这(zhei)样的(de)(de)放(fang)大电(dian)路(lu)驱动R。小的(de)(de)电(dian)路(lu)并非上策(ce)。所(suo)以，下(xia)面思索Rin十分大而且r。也是(shi)实践(jian)值(zhi)的(de)(de)状况(kuang)。

电路原理

    CMOS模仿(fang)集成电(dian)路中，更多的(de)(de)状况是(shi)(shi)图3.2的(de)(de)负载电(dian)阻Rload并不是(shi)(shi)单纯(chun)的(de)(de)电(dian)阻元件，而是(shi)(shi)由MOS晶体管(guan)的(de)(de)输(shu)出电(dian)阻ro替代(dai)。

   (1)负(fu)载电阻采(cai)用MOS晶(jing)体(ti)管的话，能够流过更多的电流用来驱动(dong)MOS晶(jing)体(ti)管，这(zhei)意味着驱动(dong)器件(jian)的9m大。

   (2)改动(dong)负载MOS晶体管的(de)尺寸或偏置条件，就可以门由地调整输出电阻ro的(de)值(zhi)。

   (3) MOS晶体管占有的面积比电阻元件小(xiao)。

   图3.3示出(chu)用(yong)P沟MOS晶(jing)体管的(de)(de)输出(chu)电(dian)阻(zu)rop交换图3.2中的(de)(de)负载电(dian)阻(zu)Pload的(de)(de)源极接地放(fang)大电(dian)路。这(zhei)个电(dian)路的(de)(de)有效输出(chu)电(dian)阻(zu)R能够经过(guo)下面的(de)(de)实验求得。

   假如增人输出端电压νout流入驱动器件N沟MOS晶体管的漏极电流νout/ron就增加。这一点能够从输出电阻的定义式得到阐明。而负载一侧的P沟MoS晶体管中则相反，自漏极流出的电流νout/rop减少，所以在流入输出端的有效电流iout与νout之间下面的关系式成立：

式中，ron、rop分别是N沟MOS晶体管和P沟MOS晶体管的输出电阻。从式(3.3)能够看出，用P沟MOS晶体管作为负载的源极接地放大电路的有效输出电阻R，如图3.3的右图所示那样，与输出端衔接的两个MOS晶体管的漏极电阻（ron，rop）的并联电阻等价。即

   rop∥ron表示rop与ron并联衔接的合成电阻。当次级的输入电阻Rin影响不可疏忽时，R就表示为：

   放大电路的电压增益Ao由MOS晶体管的漏极电阻ro与跨导gm之积给出输出电阻ro与电流成反比。驱动一侧的MOS晶体管的gm与I成比例(参考第2章式(2.6))。因而，如图3.4所示，源极接地放大电路的增益｜Ao｜=gmR与流过MOS晶体管的电流f的平方根成反比。但是，为了取得高增益，减小电流I的话就不能快速驱动次级电路，所以实践的放大电路中，在耗费功率与高速响应之间取恰当的折中。普通来说，CMOS电路以放大增益为目的时的gmro为几十倍的大小还是容易得到的。