利盈娱乐(中国)创新平台有限公司

cmos电平介绍

CMOS：Complementary Metal Oxide Semiconductor PMOS+NMOS

逻辑(ji)电平(ping)(ping)电压接(jie)近(jin)于电源电压，0 逻辑(ji)电平(ping)(ping)接(jie)近(jin)于 0V。而且具有很宽的噪(zao)声容限(xian)。Vcc：5V；VOH>=4.45V；VOL<=0.5V；VIH>=3.5V；VIL<=1.5V。相(xiang)对(dui)TTL有了更大的噪声(sheng)容限(xian)，输入阻(zu)(zu)抗(kang)(kang)远大于TTL输入阻(zu)(zu)抗(kang)(kang)。对(dui)应3.3V LVTTL，出现了LVCMOS，可以与3.3V的LVTTL直(zhi)接相(xiang)互驱动(dong)。

3.3V LVCMOS：

Vcc：3.3V；VOH>=3.2V；VOL<=0.1V；VIH>=2.0V；VIL<=0.7V。

2.5V LVCMOS：

Vcc：2.5V；VOH>=2V；VOL<=0.1V；VIH>=1.7V；VIL<=0.7V。

CMOS使用(yong)注意：CMOS结构内部寄生有(you)可(ke)控硅结构，当(dang)输(shu)入或输(shu)入管脚(jiao)高于VCC一定值(比如一些芯片(pian)是0.7V)时，电流足(zu)够大的话，可(ke)能(neng)引起闩锁效应(ying)，导致芯片(pian)的烧毁。

COMS电路的使用注意事项

1)COMS电(dian)(dian)路时电(dian)(dian)压控(kong)制器(qi)件，它的输(shu)入总(zong)抗很(hen)大，对(dui)干扰信号的捕捉能力(li)很(hen)强。所以，不用的管脚不要悬空，要接(jie)上拉(la)电(dian)(dian)阻或者(zhe)下拉(la)电(dian)(dian)阻，给它一个恒定的电(dian)(dian)平(ping)。

2)输(shu)入(ru)端(duan)接低内(nei)阻的信号源(yuan)(yuan)时，要(yao)在输(shu)入(ru)端(duan)和信号源(yuan)(yuan)之(zhi)(zhi)间要(yao)串联(lian)限(xian)流(liu)电(dian)(dian)阻，使输(shu)入(ru)的电(dian)(dian)流(liu)限(xian)制(zhi)在1mA之(zhi)(zhi)内(nei)。

3)当接长信(xin)号传输线时，在COMS电(dian)路端(duan)接匹配电(dian)阻。

4)当输(shu)入端接(jie)大电(dian)(dian)容(rong)(rong)时，应该(gai)在输(shu)入端和电(dian)(dian)容(rong)(rong)间接(jie)保护电(dian)(dian)阻(zu)。电(dian)(dian)阻(zu)值(zhi)为R=V0/1mA.V0是(shi)外界电(dian)(dian)容(rong)(rong)上的电(dian)(dian)压。

5)COMS的(de)输入电(dian)流超过(guo)1mA，就有可(ke)能烧(shao)坏(huai)COMS.

CMOS的趋势

进入2000年后，电(dian)子(zi)电(dian)路低电(dian)压化的(de)步伐加快(kuai)了。这(zhei)与电(dian)子(zi)设备的(de)信(xin)号(hao)处置从模仿向数(shu)字转移(yi)有亲密的(de)关系。像(xiang)CG（ComputerGraphic,计算机图形）那(nei)样，进一步以(yi)高速度(du)、高密度(du)（3D，MPEG2，5.lch环绕平面声等）、而且(qie)用电(dian)池(chi)驱动的(de)笔记本电(dian)脑停止(zhi)编辑、阅(yue)览(lan)。像(xiang)数(shu)码照相机（百万(wan)像(xiang)素&长时间电(dian)池(chi)）那(nei)样，请求更低的(de)功率耗费。

从(cong)这种(zhong)市场意向和半导体厂家的(de)高(gao)集成度(du)、高(gao)附(fu)加值两个角度(du)看，都请(qing)求器件的(de)微细(xi)化、低(di)电(dian)压化。表(biao)13.4列(lie)出了包(bao)括(kuo)EIA／JEDEC依(yi)然在审(shen)议中的(de)电(dian)源电(dian)压范(fan)围的(de)规范(fan)化意向。低(di)电(dian)压化业已进入1.0V系电(dian)源。

表(biao)(biao)13.5列出其输入电(dian)(dian)(dian)(dian)压(ya)(ya)规(gui)(gui)格（接口规(gui)(gui)格）的(de)意向，到3.3V系（或者3.0V系）电(dian)(dian)(dian)(dian)源电(dian)(dian)(dian)(dian)压(ya)(ya)，都是VIL=0.8V、VIH=2.0V就(jiu)是说以维持TTL电(dian)(dian)(dian)(dian)平(ping)的(de)“LVTTL”(LV：LowVoltage)作为输入电(dian)(dian)(dian)(dian)压(ya)(ya)规(gui)(gui)格规(gui)(gui)范，在TTL习气运用(yong)的(de)信息、通讯(xun)范畴运用(yong)着。不过(guo)在电(dian)(dian)(dian)(dian)源电(dian)(dian)(dian)(dian)压(ya)(ya)进(jin)一步降(jiang)低后(hou)，VIL，和(he)VIH的(de)规(gui)(gui)格就(jiu)只能(neng)采用(yong)CMOS电(dian)(dian)(dian)(dian)平(ping)规(gui)(gui)范。图13.6形象(xiang)地表(biao)(biao)现出电(dian)(dian)(dian)(dian)源电(dian)(dian)(dian)(dian)压(ya)(ya)和(he)高速化(hua)的(de)关系。TTL运用(yong)在以5V工作为中心的(de)高速应(ying)用(yong)范畴，3V系的(de)应(ying)用(yong)被合适于Bi-CMOS技术(shu)的(de)低电(dian)(dian)(dian)(dian)压(ya)(ya)型(xing)(LVTTL)掩盖(gai)。TTL/LVTTL的(de)电(dian)(dian)(dian)(dian)路阈值(zhi)设计大约是1.4V，输入“L”/“H”的(de)电(dian)(dian)(dian)(dian)压(ya)(ya)规(gui)(gui)格是0.8V/2.0V。

cmos电平与TTL电力比较

1）TTL电路(lu)(lu)是电流(liu)控制器件，而CMOS电路(lu)(lu)是电压控制器件。

2）TTL电(dian)(dian)(dian)路(lu)的(de)(de)(de)速度快(kuai)，传输延迟(chi)时间短(5-10ns)，但是(shi)(shi)功(gong)耗大。CMOS电(dian)(dian)(dian)路(lu)的(de)(de)(de)速度慢，传输延迟(chi)时间长(25-50ns),但功(gong)耗低。CMOS电(dian)(dian)(dian)路(lu)本身的(de)(de)(de)功(gong)耗与输入信(xin)号的(de)(de)(de)脉冲频率有关(guan)，频率越(yue)高，芯片(pian)集越(yue)热，这是(shi)(shi)正常(chang)现象。COMS电(dian)(dian)(dian)路(lu)的(de)(de)(de)锁定(ding)效应：COMS电(dian)(dian)(dian)路(lu)由于(yu)输入太大的(de)(de)(de)电(dian)(dian)(dian)流，内(nei)(nei)部的(de)(de)(de)电(dian)(dian)(dian)流急剧增大，除非切断电(dian)(dian)(dian)源，电(dian)(dian)(dian)流一直(zhi)在(zai)增大。这种效应就是(shi)(shi)锁定(ding)效应。当产生(sheng)锁定(ding)效应时，COMS的(de)(de)(de)内(nei)(nei)部电(dian)(dian)(dian)流能达到(dao)40mA以上，很容易烧毁(hui)芯片(pian)。

防御措施：

1)在输(shu)入端(duan)和输(shu)出端(duan)加(jia)钳位电路，使输(shu)入和输(shu)出不超(chao)(chao)过不超(chao)(chao)过规定电压。

2)芯片的(de)电源输入端(duan)(duan)加(jia)去耦电路，防止VDD端(duan)(duan)出现瞬(shun)间的(de)高压。

3)在VDD和外(wai)电(dian)(dian)源之间加线流电(dian)(dian)阻，即(ji)使有大的电(dian)(dian)流也不(bu)让它进去。

4)当系(xi)统由(you)几个电(dian)(dian)源分(fen)别供(gong)电(dian)(dian)时，开关要按下列顺序(xu)：开启(qi)时，先(xian)开启(qi)COMS电(dian)(dian)路(lu)(lu)得电(dian)(dian)源，再开启(qi)输入(ru)信号和负载(zai)的(de)(de)电(dian)(dian)源;关闭时，先(xian)关闭输入(ru)信号和负载(zai)的(de)(de)电(dian)(dian)源，再关闭COMS电(dian)(dian)路(lu)(lu)的(de)(de)电(dian)(dian)源。

CMOS电平与TTL电平

逻(luo)辑器(qi)件中，决定(ding)(ding)交接信号(hao)的(de)规格是(shi)由作(zuo)为(wei)DC电(dian)(dian)学特性的(de)输(shu)(shu)入(ru)(ru)电(dian)(dian)压(ya)(ya)肯定(ding)(ding)的(de)。输(shu)(shu)入(ru)(ru)电(dian)(dian)压(ya)(ya)存在两种规格：将输(shu)(shu)入(ru)(ru)断定(ding)(ding)为(wei)“L”的(de)低电(dian)(dian)平输(shu)(shu)入(ru)(ru)电(dian)(dian)压(ya)(ya)(VIL)，和输(shu)(shu)入(ru)(ru)断定(ding)(ding)为(wei)“H”的(de)高电(dian)(dian)平输(shu)(shu)入(ru)(ru)电(dian)(dian)压(ya)(ya)(VIH)。逻(luo)辑器(qi)件是(shi)处(chu)(chu)置(zhi)、传送2值逻(luo)辑的(de)，所以信号(hao)处(chu)(chu)置(zhi)必需可以判(pan)别“L”或(huo)者(zhe)“H”（“0”或(huo)者(zhe)“1”）。

表13.3列出逻(luo)辑(ji)器件最典(dian)型的输入电(dian)压(ya)的规格。电(dian)源电(dian)压(ya)为5V的电(dian)子设(she)(she)备中，要按CMOS电(dian)平或者(zhe)TTL电(dian)平停止设(she)(she)计(ji)。为什么(me)存在两种(zhong)规格，这是由(you)(you)于CMOS与双极(ji)的电(dian)路构造不同(tong)。世(shi)界(jie)上首(shou)先降生(sheng)的逻(luo)辑(ji)器件是TTL。TTL长期作为逻(luo)辑(ji)电(dian)路的主流被运用着。后(hou)来的CMOS在开展过(guo)程中逐步树立起CMOS本人的规格设(she)(she)定，这是历史缘由(you)(you)构成的。

CMOS在(zai)与TTL有相同(tong)电(dian)源电(dian)压环境中运(yun)用时，设置(zhi)的信号电(dian)平(ping)关于TTL没有不适宜(yi)。反(fan)过(guo)来关于不希望在(zai)变换CMOS电(dian)平(ping)上花(hua)时间用户来说，在(zai)规范CMOS逻辑条件要留(liu)意TTL输入产品(74VHCT**，74HCT**型)。CMOS定制IC和CMOS存储器(qi)等中，也大量存在(zai)用TTL信号电(dian)平(ping)规格(ge)化的产品。

图(tu)(tu)13.5就规(gui)范逻辑的(de)CMOS（以(yi)74HC、74VHC为(wei)代表）与(yu)TTL( 74LS、74ALS)，将电源电压与(yu)输(shu)(shu)入(ru)输(shu)(shu)出(chu)(chu)电压的(de)DC规(gui)格图(tu)(tu)解化。能够看(kan)出(chu)(chu)，关(guan)于“L”电平CMOS与(yu)TTL有可以(yi)互相接口的(de)规(gui)格。关(guan)于“H”电平，TTL的(de)输(shu)(shu)入(ru)端能够承受CMOS的(de)输(shu)(shu)出(chu)(chu)，不过TTL的(de)输(shu)(shu)出(chu)(chu)却不能被CMOS输(shu)(shu)入(ru)承受。但是，能够看(kan)出(chu)(chu)CMOS的(de)“74**xT型(xing)”中，输(shu)(shu)入(ru)、输(shu)(shu)出(chu)(chu)都可以(yi)与(yu)TTL接口，没有什么问题。

CMOS器(qi)件(jian)与TTL不同，由(you)于工作电(dian)(dian)(dian)源(yuan)电(dian)(dian)(dian)压(ya)(ya)(ya)范围宽，以(yi)5V单一-电(dian)(dian)(dian)源(yuan)为前(qian)提设定的TTL电(dian)(dian)(dian)平（VIL=0.8V，VIH=2.0V/绝对(dui)值），用(yong)同一器(qi)件(jian)，要适用(yong)更低的电(dian)(dian)(dian)源(yuan)电(dian)(dian)(dian)压(ya)(ya)(ya)是(shi)很勉强的。例如，CMOS规范逻辑的恣(zi)意系(xi)列中，要使电(dian)(dian)(dian)源(yuan)电(dian)(dian)(dian)压(ya)(ya)(ya)为5V时的输入(ru)电(dian)(dian)(dian)压(ya)(ya)(ya)规格(ge)值与电(dian)(dian)(dian)源(yuan)电(dian)(dian)(dian)压(ya)(ya)(ya)为2V时的输入(ru)电(dian)(dian)(dian)压(ya)(ya)(ya)规格(ge)值相等是(shi)不容易的。

CMOS器件中，即便电源(yuan)电压(ya)的(de)(de)运用环境有很大变化，由(you)于(yu)输入电压(ya)经常(chang)设(she)计为电源(yuan)电压(ya)的(de)(de)l/2(50%Vcc)，所(suo)以容易与(yu)其(qi)他器件接口，也能提供确保抗噪声容量（距GND电平或者(zhe)从电源(yuan)电平）的(de)(de)性能。

联(lian)系方式：邹先生(sheng)

联系电话：0755-83888366-8022

手机：18123972950

QQ：2880195519

联系地址：深(shen)圳市(shi)福田区(qu)车公庙天安数(shu)码城天吉(ji)大厦CD座5C1

请(qing)搜(sou)微信(xin)公众号(hao):“KIA半导(dao)体”或扫(sao)一扫(sao)下图“关注”官方微信(xin)公众号(hao)

请“关注”官方(fang)微信公(gong)众号:提供 MOS管 技术帮助