MOS管工作原理-MOS晶体管的阈值电压及输出特点解析

MOS管

MOS管(guan)(guan)全称(cheng)金属—氧化物—半(ban)导(dao)体(ti)(ti)场效应(ying)(ying)晶体(ti)(ti)管(guan)(guan)或称(cheng)金属—绝缘体(ti)(ti)—半(ban)导(dao)体(ti)(ti)场效应(ying)(ying)晶体(ti)(ti)管(guan)(guan)，英文(wen)名(ming)metal oxide semiconductor，属于场效应(ying)(ying)管(guan)(guan)中的绝缘栅(zha)型，因此(ci)，MOS管(guan)(guan)有时候(hou)又(you)称(cheng)为绝缘栅(zha)场效应(ying)(ying)管(guan)(guan)。

MOS管这个器件(jian)有两(liang)个电极(ji)(ji)，分别是(shi)漏(lou)极(ji)(ji)D和(he)(he)源极(ji)(ji)S，无论是(shi)图一的N型还是(shi)图二(er)的P型都是(shi)一块掺(chan)杂浓度(du)(du)较低的P型半导体硅(gui)(gui)衬底上，用半导体光(guang)刻(ke)、扩(kuo)散工艺制作两(liang)个高掺(chan)杂浓度(du)(du)的N+/P+区，并用金属(shu)铝(lv)引出漏(lou)极(ji)(ji)D和(he)(he)源极(ji)(ji)S。然后(hou)在漏(lou)极(ji)(ji)和(he)(he)源极(ji)(ji)之间的N/P型半导体表(biao)面复盖一层很薄的二(er)氧化硅(gui)(gui)（Si02）绝缘层膜，在再(zai)这个绝缘层膜上装上一个铝(lv)电极(ji)(ji)，作为栅(zha)极(ji)(ji)G。这就构成了一个N/P沟道(dao)（NPN型）增强型MOS管。

MOS管工作原理与MOS晶体管的阈值电压解析

双(shuang)极结晶(jing)体管是放大输(shu)(shu)入(ru)(ru)电(dian)(dian)(dian)流(liu)(liu)的(de)(de)微小变(bian)(bian)化(hua)以产生输(shu)(shu)出(chu)电(dian)(dian)(dian)流(liu)(liu)的(de)(de)大变(bian)(bian)化(hua)的(de)(de)晶(jing)体管。另一(yi)种类型的(de)(de)晶(jing)体管，称(cheng)为(wei)场效应晶(jing)体管（MOSFET），将输(shu)(shu)入(ru)(ru)电(dian)(dian)(dian)压的(de)(de)变(bian)(bian)化(hua)转换为(wei)输(shu)(shu)出(chu)电(dian)(dian)(dian)流(liu)(liu)的(de)(de)变(bian)(bian)化(hua)，因此FET的(de)(de)增益通过其(qi)跨导来(lai)测(ce)量，跨导定义(yi)为(wei)输(shu)(shu)出(chu)电(dian)(dian)(dian)流(liu)(liu)变(bian)(bian)化(hua)与变(bian)(bian)化(hua)的(de)(de)比(bi)率在输(shu)(shu)入(ru)(ru)电(dian)(dian)(dian)压。电(dian)(dian)(dian)压施加到称(cheng)为(wei)其(qi)栅(zha)极的(de)(de)输(shu)(shu)入(ru)(ru)端子，流(liu)(liu)过晶(jing)体管的(de)(de)电(dian)(dian)(dian)流(liu)(liu)取决于栅(zha)极电(dian)(dian)(dian)压产生的(de)(de)电(dian)(dian)(dian)场。在栅(zha)电(dian)(dian)(dian)极下面放置(zhi)了绝缘板，因此MOSFET的(de)(de)栅(zha)极电(dian)(dian)(dian)流(liu)(liu)近似为(wei)零(ling)。

基于在(zai)绝缘层下面(mian)形(xing)成(cheng)的沟道，MOS管(guan)被分类为N沟道晶体(ti)(ti)管(guan)（NMOS）和(he)P沟道晶体(ti)(ti)管(guan)（PMOS）。两个(ge)晶体(ti)(ti)管(guan)的横截面(mian)图如图1所示。每个(ge)晶体(ti)(ti)管(guan)应具有源极(ji)(ji)(ji)(ji)，漏极(ji)(ji)(ji)(ji)，栅(zha)(zha)极(ji)(ji)(ji)(ji)和(he)通常(chang)称为体(ti)(ti)端子的背栅(zha)(zha)。在(zai)NMOS的情况下，通过将(jiang)N型掺杂剂扩散到P衬底来产(chan)生(sheng)源极(ji)(ji)(ji)(ji)和(he)栅(zha)(zha)极(ji)(ji)(ji)(ji)，反之亦然(ran)，用于PMOS。MOS晶体(ti)(ti)管(guan)的源极(ji)(ji)(ji)(ji)和(he)漏极(ji)(ji)(ji)(ji)是可互换的，载(zai)流子流出源极(ji)(ji)(ji)(ji)并进入漏极(ji)(ji)(ji)(ji)。

NMOS晶体管 - 工作原理

下面解释NMOS管(guan)工作(zuo)原理。MOS晶体管(guan)有三个(ge)操作(zuo)区域。

1. 截止区域（V GS TH ）

2. 三极管区域(yu)（V GS > V TH和(he)V DS DSsat ）

3. 饱和(he)区（V GS > V TH和(he)V DS > V DSsat ）

最(zui)初考虑(lv)具(ju)有(you)(you)V GS = 0 的(de)Tr ，即没有(you)(you)施加(jia)栅极(ji)(ji)到源极(ji)(ji)电(dian)压。它(ta)类似于在源极(ji)(ji)和漏极(ji)(ji)之间背(bei)靠背(bei)连(lian)接(jie)的(de)2个二极(ji)(ji)管。所以没有(you)(you)电(dian)流(liu)(liu)从源流(liu)(liu)到漏极(ji)(ji)。在源极(ji)(ji) - 衬底，漏极(ji)(ji) - 衬底连(lian)接(jie)处(chu)也会形成耗尽区。当 V GS 电(dian)压逐渐增(zeng)加(jia)到低于阈值(zhi)电(dian)压（V TH）时(shi)(shi)，栅极(ji)(ji)下方的(de)空(kong)穴被排(pai)斥以产生耗尽区，并(bing)且(qie)在源极(ji)(ji)到漏极(ji)(ji)的(de)栅极(ji)(ji)下它(ta)变(bian)得连(lian)续。然后(hou)V GS 增(zeng)加(jia)到阈值(zhi)电(dian)压即V GS > V TH 。此(ci)时(shi)(shi)，P sub中的(de)少数(shu)载流(liu)(liu)子（电(dian)子）穿(chuan)过耗尽区并(bing)到达栅极(ji)(ji)下方。此(ci)过程称为反转。栅极(ji)(ji)下方的(de)电(dian)子数(shu)量取决于电(dian)压V GS - V TH 。

因(yin)此(ci)，由于该横向电(dian)(dian)(dian)场(chang)而产生导(dao)电(dian)(dian)(dian)通道(dao)（图1）。在(zai)源极(ji)(ji)和漏极(ji)(ji)之间建立通道(dao)后，V DS（漏极(ji)(ji)到源极(ji)(ji)电(dian)(dian)(dian)压）从(cong)0逐渐增加。当(dang)V DS 当(dang)漏极(ji)(ji)相对于源极(ji)(ji)变(bian)(bian)得更(geng)正时(shi)（图2），漏极(ji)(ji)将(jiang)变(bian)(bian)为正极(ji)(ji)，子极(ji)(ji)点会反向偏(pian)置，耗(hao)尽区变(bian)(bian)宽，由于这种横向电(dian)(dian)(dian)场(chang)，电(dian)(dian)(dian)流(liu)从(cong)源极(ji)(ji)开始(shi)流(liu)动。漏极(ji)(ji)和电(dian)(dian)(dian)流(liu)随着(zhe)V DS的(de)增加而增加。因(yin)此(ci)，源极(ji)(ji)处(chu)的(de)电(dian)(dian)(dian)位小于源极(ji)(ji)处(chu)的(de)电(dian)(dian)(dian)位，耗(hao)尽区域在(zai)漏极(ji)(ji)附近变(bian)(bian)宽，并且(qie)沟(gou)道(dao)在(zai)此(ci)逐渐变(bian)(bian)细(xi)。

在(zai)V DS = V DSsat 时(shi)(shi)，沟道(dao)刚刚接触漏极(ji)(ji)，相(xiang)(xiang)应(ying)的漏极(ji)(ji) - 源极(ji)(ji)电(dian)压称为夹断电(dian)压。高于饱和电(dian)压，电(dian)流变得恒定。载体沿着由(you)沿着相(xiang)(xiang)对(dui)弱的电(dian)场(chang)推动的通道(dao)向下移动。当它(ta)(ta)们到达(da)夹断区域的边(bian)缘时(shi)(shi)，它(ta)(ta)们被强(qiang)电(dian)场(chang)吸过耗尽区域。随(sui)着漏极(ji)(ji)电(dian)压的增(zeng)加(jia)，沟道(dao)两端的电(dian)压降不(bu)会增(zeng)加(jia); 相(xiang)(xiang)反，夹断区域变宽。因此，漏极(ji)(ji)电(dian)流达(da)到极(ji)(ji)限(xian)并且不(bu)再增(zeng)加(jia)。

MOS晶体管的阈值电压

MOS晶(jing)体管的(de)阈值电(dian)(dian)压(ya)(ya)是刚好(hao)形(xing)成(cheng)导电(dian)(dian)沟道(dao)所需的(de)栅极(ji)(ji)(ji) - 源极(ji)(ji)(ji)偏(pian)置电(dian)(dian)压(ya)(ya)，其中(zhong)晶(jing)体管的(de)背栅（体）连接到(dao)源极(ji)(ji)(ji)。如果栅极(ji)(ji)(ji) - 源极(ji)(ji)(ji)偏(pian)置（V GS）小于(yu)(yu)阈值电(dian)(dian)压(ya)(ya)，则不形(xing)成(cheng)沟道(dao)。给定(ding)晶(jing)体管呈现的(de)阈值电(dian)(dian)压(ya)(ya)取(qu)决于(yu)(yu)许多因素，包括背栅极(ji)(ji)(ji)掺杂(za)，电(dian)(dian)介质厚度，栅极(ji)(ji)(ji)材料和电(dian)(dian)介质中(zhong)的(de)过(guo)量电(dian)(dian)荷。将简(jian)要检(jian)查(cha)这些影响(xiang)中(zhong)的(de)每一个。

背栅(zha)掺杂(za)对阈值(zhi)电(dian)(dian)压(ya)有重(zhong)(zhong)要影响。如果背栅(zha)更(geng)(geng)重(zhong)(zhong)掺杂(za)，那么反(fan)转(zhuan)以形成通道变(bian)得更(geng)(geng)加困难。因此(ci)需要更(geng)(geng)强的电(dian)(dian)场(chang)来(lai)实现反(fan)转(zhuan)，并且(qie)阈值(zhi)电(dian)(dian)压(ya)增加。可以通过在栅(zha)极电(dian)(dian)介质下方进行浅(qian)注入(ru)(ru)来(lai)掺杂(za)沟道区域来(lai)调整(zheng)MOS晶体管的背栅(zha)掺杂(za)。这种(zhong)类型(xing)的植(zhi)入(ru)(ru)物称(cheng)为阈值(zhi)调节植(zhi)入(ru)(ru)物（或V TH 调节植(zhi)入(ru)(ru)物）。

考虑V TH 调节注(zhu)入对NMOS晶体管的(de)影响。如果(guo)植入物(wu)由受体组成(cheng)，则硅表(biao)(biao)面(mian)变得(de)(de)更难以反(fan)(fan)(fan)转并且(qie)(qie)阈(yu)值(zhi)电(dian)压(ya)(ya)增(zeng)加(jia)。如果(guo)植入物(wu)由供体组成(cheng)，则表(biao)(biao)面(mian)变得(de)(de)更容(rong)易(yi)反(fan)(fan)(fan)转并且(qie)(qie)阈(yu)值(zhi)降低(di)。如果(guo)注(zhu)入足够的(de)施主(zhu)，则硅的(de)表(biao)(biao)面(mian)实际上可(ke)以成(cheng)为(wei)反(fan)(fan)(fan)掺杂的(de)。在(zai)(zai)这种情(qing)况下，薄(bo)的(de)N型硅层在(zai)(zai)零栅极(ji)偏(pian)压(ya)(ya)下形(xing)成(cheng)永久(jiu)沟道(dao)。随着栅极(ji)偏(pian)压(ya)(ya)的(de)增(zeng)加(jia)，沟道(dao)变得(de)(de)更强(qiang)(qiang)烈地反(fan)(fan)(fan)转。随着栅极(ji)偏(pian)压(ya)(ya)的(de)减小，沟道(dao)的(de)反(fan)(fan)(fan)转变得(de)(de)不那么(me)强(qiang)(qiang)烈，并且(qie)(qie)在(zai)(zai)某些(xie)时候它会消(xiao)失。

阈值(zhi)电(dian)(dian)(dian)(dian)压也由(you)在栅(zha)电(dian)(dian)(dian)(dian)极下(xia)方使(shi)用(yong)(yong)的(de)(de)电(dian)(dian)(dian)(dian)介(jie)(jie)(jie)质(zhi)确(que)定。较厚的(de)(de)电(dian)(dian)(dian)(dian)介(jie)(jie)(jie)质(zhi)通过(guo)将(jiang)电(dian)(dian)(dian)(dian)荷分开更大(da)的(de)(de)距离(li)来(lai)削(xue)弱电(dian)(dian)(dian)(dian)场(chang)。因此，较厚的(de)(de)电(dian)(dian)(dian)(dian)介(jie)(jie)(jie)质(zhi)增加阈值(zhi)电(dian)(dian)(dian)(dian)压，而较薄的(de)(de)电(dian)(dian)(dian)(dian)介(jie)(jie)(jie)质(zhi)减小阈值(zhi)电(dian)(dian)(dian)(dian)压。理论上(shang)，电(dian)(dian)(dian)(dian)介(jie)(jie)(jie)质(zhi)的(de)(de)材料也会影响电(dian)(dian)(dian)(dian)场(chang)。实际上(shang)，几(ji)乎所有MOS晶体(ti)管都(dou)使(shi)用(yong)(yong)纯(chun)二氧化硅(gui)作为(wei)栅(zha)极电(dian)(dian)(dian)(dian)介(jie)(jie)(jie)质(zhi)。可以制(zhi)造(zao)极薄的(de)(de)SiO 2 层，具(ju)有纯(chun)度和均匀性。因此，替代的(de)(de)介(jie)(jie)(jie)电(dian)(dian)(dian)(dian)材料在使(shi)用(yong)(yong)中非常(chang)罕见。

栅(zha)电(dian)(dian)极材料也(ye)(ye)影响(xiang)晶(jing)(jing)(jing)体管的(de)阈(yu)值(zhi)电(dian)(dian)压(ya)。在(zai)施加电(dian)(dian)压(ya)时，电(dian)(dian)场由栅(zha)极和背(bei)栅(zha)材料之间的(de)功函数的(de)差异产生(sheng)。最常见的(de)重掺杂多(duo)晶(jing)(jing)(jing)硅(gui)用作栅(zha)电(dian)(dian)极。通过改(gai)变掺杂，多(duo)晶(jing)(jing)(jing)硅(gui)的(de)功函数可以改(gai)变到某种程(cheng)度。在(zai)栅(zha)极氧化物中(zhong)或沿着(zhe)氧化物和多(duo)晶(jing)(jing)(jing)硅(gui)表面(mian)之间的(de)界面(mian)存(cun)在(zai)过量电(dian)(dian)荷(he)也(ye)(ye)是(shi)(shi)影响(xiang)阈(yu)值(zhi)电(dian)(dian)压(ya)的(de)主要因素。这(zhei)些(xie)电(dian)(dian)荷(he)可以是(shi)(shi)电(dian)(dian)离的(de)杂质原子，捕获的(de)载流子或结构(gou)缺陷。这(zhei)些(xie)电(dian)(dian)荷(he)的(de)存(cun)在(zai)将改(gai)变电(dian)(dian)场，从而(er)改(gai)变阈(yu)值(zhi)电(dian)(dian)压(ya)。如果捕获的(de)电(dian)(dian)荷(he)量随时间，温度或施加的(de)偏压(ya)而(er)变化，则阈(yu)值(zhi)电(dian)(dian)压(ya)也(ye)(ye)将变化。

该(gai)NMOS晶(jing)体(ti)管的(de)阈(yu)值(zhi)(zhi)电(dian)压实际上是负的(de)。这种晶(jing)体(ti)管称(cheng)(cheng)为(wei)耗(hao)尽型(xing)NMOS，或简称(cheng)(cheng)为(wei)耗(hao)尽型(xing)NMOS。相反，具有正阈(yu)值(zhi)(zhi)电(dian)压的(de)NMOS被称(cheng)(cheng)为(wei)增(zeng)强型(xing)NMOS或增(zeng)强型(xing)NMOS。大多(duo)数(shu)商业制造的(de)MOS晶(jing)体(ti)管是增(zeng)强型(xing)器件(jian)，但是有一些应用需要(yao)耗(hao)尽型(xing)器件(jian)。还可以构建耗(hao)尽型(xing)PMOS。这种器件(jian)将(jiang)具有正阈(yu)值(zhi)(zhi)电(dian)压。

MOS晶体管的阈值电压输出特点

逻辑阈值电压

由(you)于(yu)逻辑(ji)阈值电(dian)压是式(shi)(10.1)中的(de)-IDS与式(shi)(10.2)中的(de)IDS相等时的(de)电(dian)压，所(suo)以应用这个关系(xi)能(neng)够求(qiu)得Vin：

假如KN=Kp，即KN/KP=1，经过选择恰当(dang)的(de)p沟MOS晶体管与n沟MOS晶体管的(de)参数(shu)，可以完成｜VTP｜＝｜VTN｜，那(nei)么作(zuo)为反(fan)相器(qi)，当(dang)然(ran)就能够得到(dao)如下理想的(de)关系：

实践上，这(zhei)样的理想(xiang)状(zhuang)态是(shi)不存在(zai)的。在(zai)版图设计(ji)中，经过设计(ji)恰当的p沟(gou)MOS晶体(ti)管(guan)与(yu)n沟(gou)MOS晶体(ti)管(guan)的W/L比，尽可能使VTP与(yu)VTN相(xiang)等，能够(gou)得到接近1/2VDD的逻辑阈值电压。

联系方式(shi)：邹先生

联系电话：0755-83888366-8022

手机(ji)：18123972950

QQ：2880195519

联(lian)系(xi)地(di)址：深(shen)圳市福田(tian)区(qu)车公(gong)庙天(tian)(tian)安数(shu)码城天(tian)(tian)吉大(da)厦CD座5C1

请搜微信公(gong)众(zhong)号(hao)(hao):“KIA半(ban)导体”或扫(sao)一扫(sao)下图“关注”官方微信公(gong)众(zhong)号(hao)(hao)

请“关注(zhu)”官方微信公(gong)众号:提供 MOS管(guan) 技术帮助(zhu)