利盈娱乐(中国)创新平台有限公司

功率MOSFET主要用于计(ji)算机(ji)外设(软、硬驱(qu)动器(qi)(qi)、打印机(ji)、绘图机(ji))、电源(AC／DC变换器(qi)(qi)、DC／DC变换器(qi)(qi))、汽车(che)电子、音响(xiang)电路及仪器(qi)(qi)、仪表等领域(yu)。

本文(wen)将介绍(shao)功率MOSFET的(de)结(jie)构(gou)、工(gong)作原理(li)及基本工(gong)作电路(lu)。

什么是MOSFET

“MOSFET”是(shi)英文MetalOxide Semicoductor Field Effect Transistor的(de)(de)缩写，译成中文是(shi)“金(jin)属(shu)氧化(hua)物(wu)半导体(ti)场效应管”。它是(shi)由(you)金(jin)属(shu)、氧化(hua)物(wu)(SiO2或(huo)SiN)及半导体(ti)三(san)种材料制(zhi)成的(de)(de)器(qi)(qi)件(jian)。所(suo)谓(wei)功(gong)率(lv)MOSFET(Power MOSFET)是(shi)指(zhi)它能输出较大的(de)(de)工作电流(几安到几十安)，用于功(gong)率(lv)输出级的(de)(de)器(qi)(qi)件(jian)。

MOSFET的结(jie)构(gou)

图1是典型平面N沟道增强型MOSFET的剖面图。它用一块P型硅半导体材料作衬底(图la)，在其面上扩散了两个N型区(图lb)，再在上面覆盖一层二氧化硅(SiQ2)绝缘层(图lc)，最后在N区上方用腐蚀的方法做成两个孔，用金属化的方法分别在绝缘层上及两个孔内做成三个电极：G(栅极)、S(源极)及D(漏极)，如图1d所示。

从(cong)图1中可(ke)以(yi)看出栅极(ji)G与漏(lou)极(ji)D及源(yuan)极(ji)S是绝(jue)缘的，D与S之间有两个PN结。一(yi)般情况下，衬底与源(yuan)极(ji)在(zai)内部连接(jie)在(zai)一(yi)起。

图1是N沟道增(zeng)强(qiang)型MOSFET的(de)基本结(jie)构图。为(wei)了改善某些参数的(de)特性，如(ru)提(ti)高工(gong)作(zuo)电流、提(ti)高工(gong)作(zuo)电压、降(jiang)低导通电阻、提(ti)高开关(guan)特性等(deng)有不(bu)同的(de)结(jie)构及工(gong)艺，构成所谓VMOS、DMOS、TMOS等(deng)结(jie)构。图2是一种N沟道增(zeng)强(qiang)型功(gong)率(lv)MOSFET的(de)结(jie)构图。虽(sui)然有不(bu)同的(de)结(jie)构，但其工(gong)作(zuo)原(yuan)理(li)是相同的(de)，这里就不(bu)一一介(jie)绍了。

MOSFET的工作原(yuan)理

要使增(zeng)强型N沟(gou)道MOSFET工作(zuo)，要在G、S之间(jian)加(jia)正电压VGS及在D、S之间(jian)加(jia)正电压VDS，则产生正向工作(zuo)电流ID。改(gai)变VGS的电压可控(kong)制工作(zuo)电流ID。如图(tu)3所示（上面↑）。

若先不接VGS(即VGS＝0)，在D与S极之间加一正电压VDS，漏极D与衬底之间的PN结处于反向，因此漏源之间不能导电。如果在栅极G与源极S之间加一电压VGS。此时可以将栅极与衬底看作电容器的两个极板，而氧化物绝缘层作为电容器的介质。当加上VGS时，在绝缘层和栅极界面上感应出正电荷，而在绝缘层和P型衬底界面上感应出负电荷(如图3)。这层感应的负电荷和P型衬底中的多数载流子(空穴)的极性相反，所以称为“反型层”，这反型层有可能将漏与源的两N型区连接起来形成导电沟道。当VGS电压太低时，感应出来的负电荷较少，它将被P型衬底中的空穴中和，因此在这种情况时，漏源之间仍然无电流ID。当VGS增加到一定值时，其感应的负电荷把两个分离的N区沟通形成N沟道，这个临界电压称为开启电压(或称阈值电压、门限电压)，用符号VT表示(一般规定在ID＝10uA时的VGS作为VT)。当VGS继续增大，负电荷增加，导电沟道扩大，电阻降低，ID也随之增加，并且呈较好线性关系，如图4所示。此曲线称为转换特性。因此在一定范围内可以认为，改变VGS来控制漏源之间的电阻，达到控制ID的作用。

由(you)于这(zhei)种(zhong)结构在VGS＝0时(shi)，ID＝0，称(cheng)这(zhei)种(zhong)MOSFET为增强型(xing)。另(ling)一(yi)类MOSFET，在VGS＝0时(shi)也有一(yi)定的ID(称(cheng)为IDSS)，这(zhei)种(zhong)MOSFET称(cheng)为耗尽型(xing)。它(ta)的结构如图5所(suo)示(shi)，它(ta)的转移特性如图6所(suo)示(shi)。VP为夹断电压(ID＝0)。

 耗(hao)尽型(xing)(xing)(xing)(xing)与增(zeng)强型(xing)(xing)(xing)(xing)主要区(qu)别是(shi)(shi)在制造SiO2绝缘层(ceng)中(zhong)有大量(liang)的(de)(de)(de)正离(li)子(zi)，使在P型(xing)(xing)(xing)(xing)衬底(di)的(de)(de)(de)界面上感应出较多(duo)的(de)(de)(de)负(fu)电(dian)(dian)荷，即在两个N型(xing)(xing)(xing)(xing)区(qu)中(zhong)间的(de)(de)(de)P型(xing)(xing)(xing)(xing)硅(gui)内形(xing)成一N型(xing)(xing)(xing)(xing)硅(gui)薄层(ceng)而形(xing)成一导(dao)电(dian)(dian)沟道(dao)，所以在VGS＝0时(shi)(shi)，有VDS作用时(shi)(shi)也有一定的(de)(de)(de)ID(IDSS)；当(dang)VGS有电(dian)(dian)压时(shi)(shi)(可以是(shi)(shi)正电(dian)(dian)压或负(fu)电(dian)(dian)压)，改(gai)变感应的(de)(de)(de)负(fu)电(dian)(dian)荷数量(liang)，从而改(gai)变ID的(de)(de)(de)大小。VP为ID＝0时(shi)(shi)的(de)(de)(de)-VGS，称为夹断(duan)电(dian)(dian)压。

除了(le)上述(shu)采(cai)用(yong)P型(xing)(xing)硅作衬底(di)形(xing)成N型(xing)(xing)导(dao)电(dian)沟道(dao)的N沟道(dao)MOSFET外，也可用(yong)N型(xing)(xing)硅作衬底(di)形(xing)成P型(xing)(xing)导(dao)电(dian)沟道(dao)的P沟道(dao)MOSFET。这样，MOSFET的分类如图7所示。

耗尽型：N沟道(图7a)；P沟道(图c)；

增强(qiang)型：N沟道（图b)；P沟道(图d)。

为防止MOSFET接电感(gan)负载时，在截止瞬(shun)间(jian)产生感(gan)应电压与电源电压之和击(ji)穿MOSFET，一般(ban)功(gong)率MOSFET在漏极(ji)与源极(ji)之间(jian)内接一个快速恢复二(er)极(ji)管，如图8所(suo)示。

功率MOSFET的特点

功率(lv)MOSFET与双极型功率(lv)相比具有如下特(te)点：

1．MOSFET是电(dian)压控制型器件(双(shuang)极型是电(dian)流(liu)控制型器件)，因此在驱(qu)动(dong)大(da)电(dian)流(liu)时无需(xu)推动(dong)级(ji)，电(dian)路较简单；

2．输入阻抗高，可达108Ω以上；

 3．工作频率范(fan)围宽，开关速度高(开关时(shi)间为(wei)几十(shi)纳秒到(dao)几百纳秒)，开关损耗(hao)小；

4．有较优良(liang)的线性区，并且MOSFET的输(shu)入电(dian)(dian)容比(bi)双(shuang)极型的输(shu)入电(dian)(dian)容小得多(duo)，所以它(ta)的交流输(shu)入阻抗极高；噪声也(ye)小，最(zui)合适(shi)制作Hi-Fi音响；

5．功率MOSFET可以多(duo)个并联使用，增加输(shu)出电流(liu)而无需均流(liu)电阻(zu)。

典(dian)型(xing)应用电(dian)路

1．电(dian)池反接(jie)保(bao)护电(dian)路

电(dian)(dian)池反接保护(hu)电(dian)(dian)路如图9所示。一般防(fang)止电(dian)(dian)池接反损坏电(dian)(dian)路采用(yong)串接二极(ji)管(guan)(guan)的(de)(de)方法，在(zai)(zai)(zai)(zai)电(dian)(dian)池接反时(shi)，PN结反接无电(dian)(dian)压降(jiang)，但在(zai)(zai)(zai)(zai)正常(chang)工作(zuo)时(shi)有0.6～0.7V的(de)(de)管(guan)(guan)压降(jiang)。采用(yong)导通电(dian)(dian)阻低的(de)(de)增强型N沟道(dao)MOSFET具有极(ji)小的(de)(de)管(guan)(guan)压降(jiang)(RDS(ON)×ID)，如Si9410DY的(de)(de)RDS(ON）约(yue)为(wei)0.04Ω，则在(zai)(zai)(zai)(zai)lA时(shi)约(yue)为(wei)0.04V。这时(shi)要(yao)注意在(zai)(zai)(zai)(zai)电(dian)(dian)池正确安装(zhuang)时(shi)，ID并非完全(quan)通过管(guan)(guan)内的(de)(de)二极(ji)管(guan)(guan)，而(er)是在(zai)(zai)(zai)(zai)VGS≥5V时(shi)，N导电(dian)(dian)沟道(dao)畅(chang)通(它相当于一个极(ji)小的(de)(de)电(dian)(dian)阻)而(er)大部分电(dian)(dian)流是从(cong)S流向D的(de)(de)(ID为(wei)负(fu))。而(er)当电(dian)(dian)池装(zhuang)反时(shi)，MOSFET不(bu)通，电(dian)(dian)路得(de)以保护(hu)。

2．触摸调光电路

一种(zhong)简单(dan)的(de)触(chu)(chu)摸调光电(dian)(dian)路(lu)如图10。当手(shou)指(zhi)触(chu)(chu)摸上触(chu)(chu)头(tou)时，电(dian)(dian)容经(jing)(jing)手(shou)指(zhi)电(dian)(dian)阻(zu)及100k充(chong)电(dian)(dian)，VGS渐增大(da)，灯(deng)渐亮；当触(chu)(chu)摸下触(chu)(chu)头(tou)时，电(dian)(dian)容经(jing)(jing)

100k及(ji)手指电阻放电，灯渐(jian)暗(an)到灭。

3．甲类功率(lv)放(fang)大(da)电(dian)路(lu)

由R1、R2建立VGS静态(tai)工(gong)作点(此(ci)时有一定的ID流(liu)(liu)过(guo)(guo))。当音频信号经过(guo)(guo)C1耦合到(dao)栅(zha)极(ji)，使产生-△VGS，则产生较大(da)的△ID，经输出变压(ya)器阻(zu)(zu)抗匹配(pei)，使4～8Ω喇(la)叭输出较大(da)的声功率(lv)。图(tu)ll中Dw为9V稳压(ya)二极(ji)管(guan)，是(shi)保护G、S极(ji)以免输入过(guo)(guo)高(gao)(gao)电(dian)压(ya)而(er)击穿。从图(tu)中也可以看(kan)出，偏置电(dian)阻(zu)(zu)的数值较大(da)，因(yin)为栅(zha)极(ji)输入阻(zu)(zu)抗极(ji)高(gao)(gao)，并且(qie)无栅(zha)流(liu)(liu)。

4.工艺

为了进步垂直沟道消费工艺的稳定性，双扩散工艺应运而生(Double-diffu-sion Structure)，这是功率MOSFET半导体开展上最胜利(li)的商(shang)业设计之一(yi)，这(zhei)种工艺一(yi)经呈现，逐(zhu)步成(cheng)为功(gong)率MOSFET主流(liu)生产工艺，这(zhei)就是DMOS(Double-diffusedMetal Oxide Semiconductor，双扩散MOS)，DMOS在(zai)需求高电压、大电流(liu)的CMOS工艺中(zhong)也(ye)常常被采用。

所谓(wei)双(shuang)扩散，就(jiu)是(shi)以外延(yan)层(Epitaxial Layer)为根底(di)，采用外延(yan)扩散工艺陆续生长出“P-”慕区(qu)和(he)“N+”源区(qu)，等于(yu)是(shi)采用了两次扩散外延(yan)工艺，双(shuang)扩散由此得(de)名

关(guan)注(zhu)KIA半(ban)导体工程专辑请(qing)搜微(wei)信(xin)号(hao):“KIA半(ban)导体”或(huo)点击本文下方(fang)图片扫(sao)一扫(sao)进入官方(fang)微(wei)信(xin)“关(guan)注(zhu)”

长按二维码识别关注