利盈娱乐(中国)创新平台有限公司

MOS开(kai)关

开(kai)关在(zai)集成电(dian)(dian)(dian)路(lu)(lu)设(she)计中(zhong)(zhong)有很(hen)多(duo)作用。在(zai)模拟电(dian)(dian)(dian)路(lu)(lu)中(zhong)(zhong)，开(kai)关被用来(lai)实(shi)现诸如(ru)电(dian)(dian)(dian)阻的(de)(de)开(kai)关仿真[1]等有用的(de)(de)功能。开(kai)关同样也用于多(duo)路(lu)(lu)选择、调(diao)制和其他许多(duo)应用。在(zai)数(shu)字电(dian)(dian)(dian)路(lu)(lu)中(zhong)(zhong)，开(kai)关被用做传输门，并(bing)加入了在(zai)标准逻辑电(dian)(dian)(dian)路(lu)(lu)没有的(de)(de)尺寸的(de)(de)灵活性(xing)。本(ben)节的(de)(de)目的(de)(de)是研究与CMOS集成电(dian)(dian)(dian)路(lu)(lu)兼容的(de)(de)开(kai)关特性(xing)。

我们从电(dian)(dian)(dian)(dian)(dian)压控制(zhi)开(kai)(kai)(kai)(kai)关(guan)(guan)(guan)(guan)的(de)(de)(de)(de)(de)特性开(kai)(kai)(kai)(kai)始。图(tu)4.1-1所示(shi)为(wei)该器件模型。电(dian)(dian)(dian)(dian)(dian)压vc控制(zhi)开(kai)(kai)(kai)(kai)关(guan)(guan)(guan)(guan)的(de)(de)(de)(de)(de)状(zhuang)(zhuang)态(tai)(tai)——开(kai)(kai)(kai)(kai)或(huo)关(guan)(guan)(guan)(guan)。电(dian)(dian)(dian)(dian)(dian)压控制(zhi)开(kai)(kai)(kai)(kai)关(guan)(guan)(guan)(guan)是(shi)(shi)(shi)一(yi)(yi)个(ge)三(san)端(duan)(duan)(duan)网络，其(qi)中A、B端(duan)(duan)(duan)组(zu)成开(kai)(kai)(kai)(kai)关(guan)(guan)(guan)(guan)，c端(duan)(duan)(duan)是(shi)(shi)(shi)控制(zhi)电(dian)(dian)(dian)(dian)(dian)压vc作用(yong)端(duan)(duan)(duan)。开(kai)(kai)(kai)(kai)关(guan)(guan)(guan)(guan)最(zui)重要的(de)(de)(de)(de)(de)特性是(shi)(shi)(shi)它的(de)(de)(de)(de)(de)导通电(dian)(dian)(dian)(dian)(dian)阻(zu)roN和(he)关(guan)(guan)(guan)(guan)断电(dian)(dian)(dian)(dian)(dian)阻(zu)rOFF。理想(xiang)情(qing)况下，rON为(wei)零而roFF为(wei)无穷大(da)，实际上并非(fei)如(ru)此。此外(wai)，这些值(zhi)与端(duan)(duan)(duan)口条(tiao)件有(you)关(guan)(guan)(guan)(guan)，绝不(bu)(bu)会是(shi)(shi)(shi)常(chang)数(shu)。通常(chang)，开(kai)(kai)(kai)(kai)关(guan)(guan)(guan)(guan)会有(you)一(yi)(yi)些电(dian)(dian)(dian)(dian)(dian)压偏移(yi)，图(tu)4.1-1中用(yong)Vos模拟。Vos表示(shi)当(dang)开(kai)(kai)(kai)(kai)关(guan)(guan)(guan)(guan)为(wei)导通状(zhuang)(zhuang)态(tai)(tai)、电(dian)(dian)(dian)(dian)(dian)流(liu)(liu)等(deng)于零时，端(duan)(duan)(duan)点A和(he)B之(zhi)(zhi)(zhi)间(jian)存(cun)在的(de)(de)(de)(de)(de)小幅值(zhi)电(dian)(dian)(dian)(dian)(dian)压。IOFF表示(shi)开(kai)(kai)(kai)(kai)关(guan)(guan)(guan)(guan)为(wei)断开(kai)(kai)(kai)(kai)状(zhuang)(zhuang)态(tai)(tai)的(de)(de)(de)(de)(de)漏电(dian)(dian)(dian)(dian)(dian)流(liu)(liu)。电(dian)(dian)(dian)(dian)(dian)流(liu)(liu)IAIB表示(shi)开(kai)(kai)(kai)(kai)关(guan)(guan)(guan)(guan)端(duan)(duan)(duan)点与地之(zhi)(zhi)(zhi)间(jian)的(de)(de)(de)(de)(de)漏电(dian)(dian)(dian)(dian)(dian)流(liu)(liu)（或(huo)其(qi)他电(dian)(dian)(dian)(dian)(dian)源电(dian)(dian)(dian)(dian)(dian)压）。图(tu)4.1-1中偏移(yi)源和(he)漏电(dian)(dian)(dian)(dian)(dian)流(liu)(liu)的(de)(de)(de)(de)(de)极性是(shi)(shi)(shi)不(bu)(bu)确定的(de)(de)(de)(de)(de)，图(tu)中的(de)(de)(de)(de)(de)方向(xiang)是(shi)(shi)(shi)任意(yi)标(biao)注的(de)(de)(de)(de)(de)。在模拟采(cai)样(yang)数(shu)据电(dian)(dian)(dian)(dian)(dian)路应用(yong)中，寄生电(dian)(dian)(dian)(dian)(dian)容(rong)(rong)(rong)(rong)是(shi)(shi)(shi)一(yi)(yi)个(ge)需认真考虑的(de)(de)(de)(de)(de)问题。电(dian)(dian)(dian)(dian)(dian)容(rong)(rong)(rong)(rong)CA和(he)CB是(shi)(shi)(shi)开(kai)(kai)(kai)(kai)关(guan)(guan)(guan)(guan)端(duan)(duan)(duan)A、B与地之(zhi)(zhi)(zhi)间(jian)的(de)(de)(de)(de)(de)寄生电(dian)(dian)(dian)(dian)(dian)容(rong)(rong)(rong)(rong)。电(dian)(dian)(dian)(dian)(dian)容(rong)(rong)(rong)(rong)CAB开(kai)(kai)(kai)(kai)关(guan)(guan)(guan)(guan)端(duan)(duan)(duan)A、B之(zhi)(zhi)(zhi)间(jian)的(de)(de)(de)(de)(de)寄生电(dian)(dian)(dian)(dian)(dian)容(rong)(rong)(rong)(rong)。电(dian)(dian)(dian)(dian)(dian)容(rong)(rong)(rong)(rong)CAC和(he)CBC存(cun)在于电(dian)(dian)(dian)(dian)(dian)压控制(zhi)端(duan)(duan)(duan)C和(he)开(kai)(kai)(kai)(kai)关(guan)(guan)(guan)(guan)端(duan)(duan)(duan)A、B之(zhi)(zhi)(zhi)间(jian)的(de)(de)(de)(de)(de)寄生电(dian)(dian)(dian)(dian)(dian)容(rong)(rong)(rong)(rong)。电(dian)(dian)(dian)(dian)(dian)容(rong)(rong)(rong)(rong)CAC和(he)CBC的(de)(de)(de)(de)(de)影(ying)响称为(wei)电(dian)(dian)(dian)(dian)(dian)荷馈通——由此控制(zhi)电(dian)(dian)(dian)(dian)(dian)压的(de)(de)(de)(de)(de)一(yi)(yi)部分(fen)会出现(xian)在开(kai)(kai)(kai)(kai)关(guan)(guan)(guan)(guan)A、B端(duan)(duan)(duan)。

MOS技术的一个优点是可提供一个性能良好的开关。图4.1-2显示了一个MOS晶体管被用做开关的情况。它的性能可以由图4.1-1显示的MOS晶体管大信号模型构成的开关确定。可以看到，MOS晶体管的漏极或源极做端点A或o取决于端点电压（即，对n沟道管，如果A端电位高于B，那么A端是漏极，B端是源极）。导通电阻由rD、rs的组合与始终存在的沟道电阻串联组成。通常rD和rs的影响很小，所以主要考虑沟道电阻。沟道电阻的表达式可这样求得：在开关导通状态，开关两端的电压很小，且VGS很大。因此，MOS器件可以假设工作在非饱和区。式(3.1-1)重写如下以表示这个状态：

式(shi)(shi)中，VDS比VGS - VT小，但是比零大(VDS为负时，VGS变为 VGD)。小信号沟道(dao)电(dian)阻(zu)由(you)下式(shi)(shi)给出：

式(4.1-2)中的Q是晶体管的静态工作点。图4.1-3说明了n沟道管漏极电流随漏、源电压变化的曲线，其巾管子的宽长比WIL=5/1，VGS等间隔增加。此图说明了MOS管下作的一些重要原理。注意，图中的曲线并不是关于Vl=0对称的。这是因为晶体管端（漏、源）开关起着Vl过零的转换作用。例如，当VI为正时，B点是漏极，A点为源极，且VBS同定为-2.5V，VGS由给定的VG固定。当V1为负时，B点为源极，A点为漏极，且VI和VBS连续减少，而VGS增加，从而导致电流增加。

图4.1-4显示了当VDS=0.1V、W/L=1、2、5和10时rON随VGS变化的图。从图中可以看出W/L越大，roN越低。当VGS减到VT(VT=0.7V)时，rON为无穷大，因为开关断开。

当VGS小(xiao)于或等于VT时，开(kai)关断开(kai)，理想情(qing)况下rOFF为(wei)无(wu)穷大。当然，它不可能(neng)为(wei)无(wu)穷大。但因为(wei)它非常(chang)大，截止状态的性能(neng)由漏(lou)(lou)极-体(ti)和(he)源(yuan)极-体(ti)的漏(lou)(lou)电流决定(ding)，就(jiu)像亚(ya)阈值电压区(qu)从漏(lou)(lou)到隙的漏(lou)(lou)电流一样。从源(yuan)和(he)漏(lou)(lou)到体(ti)的漏(lou)(lou)电流主要(yao)是pn结(jie)漏(lou)(lou)电流，在(zai)图4.1-1中用IA和(he)IB模拟。典型(xing)情(qing)况下，漏(lou)(lou)电流在(zai)室温下为(wei)1fA/μm2的数量级，且温度每升高8℃而(er)增长一倍（见(jian)例2.5-1）。

图4.1-1中(zhong)模(mo)拟的(de)失调电(dian)(dian)压在(zai)MOS开关(guan)中(zhong)不存在(zai)，因此，在(zai)MOS开关(guan)性(xing)能(neng)中(zhong)不必考虑。图4.1-1中(zhong)的(de)电(dian)(dian)容(rong)CA、CB、CAC和CBC直接对应于MOS管(guan)的(de)电(dian)(dian)容(rong)CBS、CBD、CGS和CCD（见图3.2-1）。MOS管(guan)的(de)CAB很(hen)小，通常可以忽略。

开(kai)(kai)关(guan)(guan)的(de)(de)(de)一(yi)个重(zhong)要(yao)方面是开(kai)(kai)关(guan)(guan)端(duan)和(he)控制端(duan)问电(dian)(dian)(dian)(dian)(dian)压(ya)(ya)的(de)(de)(de)变化(hua)范围。对n沟(gou)道(dao)MOS管，我们看到栅极电(dian)(dian)(dian)(dian)(dian)压(ya)(ya)应该比(bi)源和(he)漏极电(dian)(dian)(dian)(dian)(dian)压(ya)(ya)大得(de)多，以确保(bao)MOS管导通。作为p沟(gou)道(dao)管，栅极电(dian)(dian)(dian)(dian)(dian)压(ya)(ya)应该比(bi)源和(he)漏极电(dian)(dian)(dian)(dian)(dian)压(ya)(ya)小(xiao)得(de)多。典型(xing)情况下(xia)，n沟(gou)道(dao)开(kai)(kai)关(guan)(guan)的(de)(de)(de)体接(jie)最(zui)负值（p沟(gou)道(dao)开(kai)(kai)关(guan)(guan)的(de)(de)(de)体接(jie)最(zui)高电(dian)(dian)(dian)(dian)(dian)位(wei)）。这个要(yao)求可(ke)以用n沟(gou)道(dao)开(kai)(kai)关(guan)(guan)来说明。假设栅极的(de)(de)(de)导通电(dian)(dian)(dian)(dian)(dian)压(ya)(ya)是正电(dian)(dian)(dian)(dian)(dian)源电(dian)(dian)(dian)(dian)(dian)压(ya)(ya)VDD，体接(jie)地，保(bao)持n沟(gou)道(dao)开(kai)(kai)关(guan)(guan)导通，直(zhi)到开(kai)(kai)关(guan)(guan)端(duan)信(xin)号（源、漏端(duan)电(dian)(dian)(dian)(dian)(dian)压(ya)(ya)近似相等）接(jie)近VDD-VT。当信(xin)号达(da)到VDD-VT时，开(kai)(kai)关(guan)(guan)开(kai)(kai)始转(zhuan)向关(guan)(guan)断。n沟(gou)道(dao)开(kai)(kai)关(guan)(guan)的(de)(de)(de)典型(xing)电(dian)(dian)(dian)(dian)(dian)压(ya)(ya)如图(tu)4.1-5所示，其(qi)中开(kai)(kai)关(guan)(guan)被连接(jie)在两个网络(luo)中间(jian)。

如图4.1-6所示，考虑利用开关为电容充电。n沟道管被用做升关，且Vφ是作用在栅极上的控制电压（时钟）。在电路的电荷转移过程中，开关的导通电阻起重要作用。例如，当Vφ升高(Vφ>Vin+ VT)，M1将C连接到电压源vin此时的等效电路如图4.1-7所示，可以看做C以时间常数rON C充电到Vin。为了有效地工作，必须满足rON C<

考虑这样一种情况，Vφ为高电平的时间T=0.1μS，C=0.2pF，那么导通电阻rON必须小于100kΩ才能满足电荷转移时间等于5倍时间常数。对于5V的时钟摆幅和2.5V的Vin以及图4.1-4中示出的W=L的MOS管，rON≈6.4kΩ。此值在所要求的时间内进行电荷转移来说已足够小。我们希望开关尽可能小（即具有最小的WxL），从而可以减小来自栅极的电荷馈通。

图4.1-6中的开关在关断状态除了其漏电流之外，对电路的影响很小。图4.1-8显示了一个采样保持电路，电路中漏电流可能引起严重问题。如果CH不够大，那么在保持模式中MOS开关是断开的，漏电流会使CH充上或放掉相当量的电荷。

在单片(pian)集成电(dian)路开(kai)关中，最(zui)严重的(de)(de)限制之(zhi)一是时(shi)(shi)钟(zhong)馈(kui)(kui)通效应(ying)。时(shi)(shi)钟(zhong)馈(kui)(kui)通（也称做(zuo)电(dian)荷注入(ru)和电(dian)荷馈(kui)(kui)通）是由于栅到源和漏(lou)的(de)(de)耦合(he)电(dian)容引(yin)起的(de)(de)。这(zhei)个(ge)耦合(he)会导致栅极(ji)(ji)(ji)信号(hao)（一般是时(shi)(shi)钟(zhong)）传送到源极(ji)(ji)(ji)昶I漏(lou)极(ji)(ji)(ji)节(jie)点(dian)，这(zhei)是一个(ge)虽不希望但却不可避(bi)免的(de)(de)影(ying)(ying)响。电(dian)荷注入(ru)涉(she)及一个(ge)复杂的(de)(de)过程(cheng)，引(yin)起的(de)(de)影(ying)(ying)响取决于诸如晶(jing)体管的(de)(de)版(ban)图(tu)(tu)、尺寸、源极(ji)(ji)(ji)和漏(lou)极(ji)(ji)(ji)节(jie)点(dian)的(de)(de)阻抗(kang)和栅极(ji)(ji)(ji)的(de)(de)波(bo)形等一系(xi)列(lie)因(yin)素。试图(tu)(tu)对所有这(zhei)些影(ying)(ying)响进行精确的(de)(de)分析是不可能(neng)的(de)(de)——我们用计算机去做(zuo)！然而，对这(zhei)些重要影(ying)(ying)响的(de)(de)定性了解仍是有用的(de)(de)。

考虑适合(he)于(yu)研究电(dian)荷注入分(fen)(fen)析的(de)简单电(dian)路如(ru)图(tu)(tu)4.1-9(a)所示。图(tu)(tu)4.1-9(b)给出(chu)了管子的(de)模(mo)型(xing)，用(yong)电(dian)阻Rchannel和Cchannel表(biao)示沟道(dao)(dao)电(dian)阻和栅(zha)-沟道(dao)(dao)耦合(he)电(dian)容(rong)(rong)。Cchannel和Rchannel值取(qu)决于(yu)器件(的(de)端口情况。沟道(dao)(dao)中的(de)分(fen)(fen)布(bu)电(dian)阻用(yong)Rchannel表(biao)示。除沟道(dao)(dao)电(dian)容(rong)(rong)外还有(you)交(jiao)叠电(dian)容(rong)(rong)CGSO和CGDO。为(wei)了近似计算总沟道(dao)(dao)电(dian)容(rong)(rong)，可如(ru)图(tu)(tu)4.1-9(c)所示将耦合(he)电(dian)容(rong)(rong)分(fen)(fen)成(cheng)两个相等的(de)部分(fen)(fen)并入栅(zha)—源端和栅(zha)-漏端。这样的(de)处理是有(you)益的(de)。

图4.1-9电路中，电荷随着管子栅极电压φ1高到低的跳变而产牛的注入是令人感兴趣的。此外，考虑栅电压过渡的两种情况（快跃变时间和慢跃变时间）很方便。首先考虑慢跃变情况（慢和快的意思很快将会介绍）。当栅极电压降低时，有电荷注入沟道。但是最初管子保持导通状态，所以无论怎样，注入的电荷只在输入电压源VS中流动，不会出现在负载电容CL上。随着栅极电压降低到某一点，管子截止（当栅极电压达到VS+VT时）。当管子截止时，注入电荷除了流进CL之外没有其他路径可走。

对(dui)于快跃变的(de)情况，与沟(gou)道电(dian)阻(zu)和沟(gou)道电(dian)容有关(guan)的(de)时间(jian)常(chang)数限制着流向(xiang)电(dian)压源的(de)电(dian)荷(he)(he)量(liang)，因此(ci)当晶体管处于导通状(zhuang)态时，一(yi)些注入的(de)沟(gou)道电(dian)荷(he)(he)就(jiu)提供(gong)给CL以影响其匕的(de)总电(dian)荷(he)(he)。

为(wei)了(le)对快慢(man)情(qing)况有(you)更进一(yi)步的(de)(de)了(le)解(jie)，将栅极电(dian)压(ya)(ya)模拟(ni)为(wei)分段(duan)恒定波(bo)形（一(yi)个量(liang)化波(bo)形）并考虑每个跳变(bian)过程中(zhong)电(dian)荷的(de)(de)流动，如(ru)图4.1-10所示(shi)。图中(zhong)，所示(shi)的(de)(de)CL电(dian)压(ya)(ya)的(de)(de)变(bian)化范围表示(shi)管子导通时(shi)的(de)(de)工作情(qing)况。在两种情(qing)况中(zhong)，量(liang)化的(de)(de)电(dian)压(ya)(ya)步长是相同的(de)(de)，但(dan)是步长间(jian)(jian)的(de)(de)时(shi)间(jian)(jian)是不(bu)同的(de)(de)。CL两端电(dian)压(ya)(ya)是呈指数变(bian)化的(de)(de)，其时(shi)间(jian)(jian)常(chang)数由沟(gou)道电(dian)阻(zu)和(he)沟(gou)道电(dian)容决定，并不(bu)随快、慢(man)情(qing)况而改变(bian)。

分析表达式可以得出对管子在快慢情况下工作的近似描述[2]。考虑栅极电压从VH到VL的变化（即5.0V到0.0V），其在时域中可以描述为：

这里的U是VG（t）的斜率。工作在慢跃变时由以下关系所确定：

这里VHT定义为：

由(you)电荷注入引起的(de)误差（所希望(wang)的(de)电压Vs和实际(ji)电压VcL之(zhi)间的(de)差）由(you)下式描(miao)述：

在快开(kai)关情况下由(you)下列关系确(que)定：

误差电压给出为：

下(xia)面(mian)的例子说明由式(shi)(4.1-3)到式(shi)(4.1-8)所(suo)给出的电荷馈通模拟的应用。

例4.1-1  电(dian)荷(he)馈通误差的计算(suan)

计算图4.1-9所示电路中电荷馈通的影响。其中Vs=1.0V,CL=200fF，W/L=0.8μm/0.8μm，VG有两种情况见下图的说明。模型参数见表3.1-2和表3.2-1。忽略AL和△W的影响。

解：

情况1：第一步要确定表达式中U的值：

在(zai)0.2ns之后，从5V跳(tiao)变(bian)到OV，U=25x109V/s。

为了确定工作状态(tai)，必(bi)须(xu)首先验证下面的(de)关系：

观察到在晶体管开关上有反向偏置影响VT，VHT为：

因此给出：

所(suo)以为(wei)快速状(zhuang)态。

由快速状(zhuang)态应用(yong)式(4.1-8)得(de)：

情况2：第一步要确定表(biao)达式中U的值：

在10 ns之后从5V降到OV时，U=5xl08，于是按照下面的测试表明是慢速状态：

这个(ge)例子(zi)说(shuo)明了电(dian)荷(he)馈通模型的(de)应用。读者应该得(de)到警示，不要期望(wang)从式(4.1-3)到式(4.1-8)得(de)到实际电(dian)路中(zhong)(zhong)关于电(dian)荷(he)馈通量的(de)精确答案。这个(ge)模型只是(shi)有助于了解各种电(dian)路元件和端(duan)口(kou)条(tiao)件的(de)影响，以便在(zai)最小化(hua)设计中(zhong)(zhong)出(chu)现不希望(wang)有的(de)现象。

采用图(tu)4.1-11所示的(de)技术有可能(neng)部分抵消馈通(tong)效应。在这(zhei)里虚(xu)拟MOS管MD（这(zhei)里源(yuan)和(he)(he)漏被(bei)接到(dao)信号线(xian)，栅极接反相时(shi)钟(zhong)(zhong)端、）被(bei)用来提(ti)供与Ml反相的(de)时(shi)钟(zhong)(zhong)馈人。MD的(de)面积可以被(bei)设计(ji)成(cheng)提(ti)供最小(xiao)(xiao)的(de)时(shi)钟(zhong)(zhong)馈通(tong)。但遗憾的(de)是，这(zhei)个(ge)办法不可能(neng)完全消除馈通(tong)，并且在某(mou)些(xie)情(qing)况下还会更糟。另外还必须提(ti)供一(yi)个(ge)反相时(shi)钟(zhong)(zhong)作用到(dao)虚(xu)拟开关(guan)上。可以通(tong)过采用最大可能(neng)的(de)电容、相对较小(xiao)(xiao)几何尺寸(cun)的(de)开关(guan)和(he)(he)保持(chi)尽可能(neng)小(xiao)(xiao)的(de)时(shi)钟(zhong)(zhong)摆幅来减少时(shi)钟(zhong)(zhong)馈通(tong)。通(tong)常(chang)，这(zhei)些(xie)解决方案(an)会在其他方面产生问题，这(zhei)就(jiu)需要进(jin)行(xing)一(yi)些(xie)折中(zhong)。

单沟道MOS升关导致的动态范网限制可以采用图4.1-12所示的CMOS开关加以避免。使用CMOS技术，开关通常由如图所示的、并联的p沟道和n沟道增强型管构成。在这种结构中，当φ值为低时，两只管子均截止，实现一个有效的开路。当φ值为高时，两只管子均导通，给出一个低阻抗状态。p沟道管和n沟道管的体分别连接至最高和最低电位。CMOS开关优于单沟道MOS开关的主要方面是在导通状态下模拟信号的动态范围明显增加。

在图4.1-13中(zhong)模拟信号动(dong)态范(fan)围的(de)(de)增加(jia)是(shi)显然的(de)(de)，图中(zhong)画(hua)出(chu)了CMOS开(kai)关导(dao)(dao)通电阻(zu)作(zuo)为输入电压函数的(de)(de)变(bian)化关系。此图中(zhong)，p沟道(dao)管和n沟道(dao)管的(de)(de)尺寸这样来(lai)设置，以至于(yu)(yu)在相同端口条件下有等效的(de)(de)电阻(zu)。双峰性能(neng)是(shi)由于(yu)(yu)当Vin为低电平时(shi)，n沟道(dao)管起(qi)主(zhu)(zhu)导(dao)(dao)作(zuo)用，而Vin为高电平（接近VDD）时(shi)p沟道(dao)管起(qi)主(zhu)(zhu)导(dao)(dao)作(zuo)用。在中(zhong)间（VDD/2附近），两个管子的(de)(de)并(bing)联导(dao)(dao)致出(chu)现最低值。中(zhong)间的(de)(de)凹点(dian)是(shi)由于(yu)(yu)迁(qian)移率降低的(de)(de)影响，在用LEVEL 1模型(xing)分析(xi)时(shi)并(bing)不明显。

在(zai)(zai)本(ben)节中(zhong)，我们已经看到MOS管可以构成积分电(dian)路中(zhong)最好的(de)(de)(de)开关之(zhi)一。它(ta)们只(zhi)需要很小(xiao)的(de)(de)(de)面(mian)积，非常低的(de)(de)(de)功耗，并且在(zai)(zai)多数应(ying)用(yong)中(zhong)能够提供合理的(de)(de)(de)rON和roFF值。把适(shi)宜的(de)(de)(de)开关实现放(fang)进设计者的(de)(de)(de)基本(ben)设计模块中(zhong)将产生一些有(you)趣和有(you)用(yong)的(de)(de)(de)电(dian)路及系(xi)统(tong)，这(zhei)些将在(zai)(zai)以后几章介绍。

联系方式：邹(zou)先生

联系电话：0755-83888366-8022

手机：18123972950

QQ：2880195519

联系地址(zhi)：深圳市福田区车公庙天(tian)安数码城天(tian)吉大厦CD座5C1

关注KIA半(ban)导体工程专辑请搜(sou)微信号(hao):“KIA半(ban)导体”或点(dian)击(ji)本文(wen)下方(fang)图片扫一扫进(jin)入官方(fang)微信“关注”

长(zhang)按二维码(ma)识别(bie)关注