PMOS晶体管

1．NMOS+PMOS-构成CMOS

图1. 18所示的PMOS晶体管是在n型(xing)(xing)基底(di)上构成p+型(xing)(xing)的(de)源(yuan)区和漏区。假如采(cai)用(yong)p型(xing)(xing)硅衬底(di)，如图(tu)1.19所示，在p型(xing)(xing)衬底(di)上先作成n型(xing)(xing)基底(di)，把这个n型(xing)(xing)区域称(cheng)为(wei)n阱(jing)( well)。

mos管

图1. 20(a)是在p型硅衬底(di)上构成(cheng)的CMOS剖面表示图。以n阱为(wei)基底(di)作(zuo)成(cheng)PMOS晶体管，以p型硅衬底(di)为(wei)基底(di)作(zuo)成(cheng)NMOS晶体管。

通常n阱(jing)(jing)中需介入n+区与正(zheng)电(dian)(dian)源电(dian)(dian)压VDD衔接，也有可能取独(du)立的电(dian)(dian)位(wei)。例如，p型硅衬底(di)(di)上构成多(duo)个n阱(jing)(jing)时，也能够其中某一个n阱(jing)(jing)与VDD衔接，而其他(ta)n阱(jing)(jing)与源极(ji)取等(deng)电(dian)(dian)位(wei)。但是p型硅衬底(di)(di)必需与负电(dian)(dian)源电(dian)(dian)压衔接。就是说PMOS晶体(ti)管的基(ji)底(di)(di)可取的电(dian)(dian)位(wei)与NMOS晶体(ti)管相(xiang)比，自在(zai)度(du)要大(da)。

mos管

假如运用(yong)n型(xing)硅衬底，如图1. 20(b)所示，先在n型(xing)硅衬底上(shang)构成p阱(jing)，作成以(yi)p阱(jing)为(wei)基底的(de)(de)NMOS晶(jing)体管。PMOS晶(jing)体管的(de)(de)基底是(shi)n型(xing)硅衬底。

普通来说，运(yun)(yun)用(yong)p型硅衬(chen)底的(de)状(zhuang)况比拟(ni)多(duo)，所(suo)以这里主要对运(yun)(yun)用(yong)p型硅衬(chen)底的(de)状(zhuang)况停止(zhi)讨论。

2. PMOS晶体管漏极(ji)电流的表达式

PMOS晶体(ti)管中，如图1．21所(suo)示(shi)，以源(yuan)极(ji)(ji)为基准电(dian)(dian)位给(ji)栅极(ji)(ji)加负的电(dian)(dian)压，在栅氧化膜(mo)下方(fang)感应出空穴，构成(cheng)p型(xing)反(fan)型(xing)层（p沟），使(shi)电(dian)(dian)流(liu)流(liu)过。所(suo)以PMOS晶体(ti)管的阈值电(dian)(dian)压VTP是负值。电(dian)(dian)流(liu)从源(yuan)极(ji)(ji)流(liu)向(xiang)漏极(ji)(ji)时，漏极(ji)(ji)电(dian)(dian)流(liu)ID取(qu)正值，源(yuan)极(ji)(ji)—栅极(ji)(ji)间(jian)电(dian)(dian)压V SG和源(yuan)极(ji)(ji)—漏极(ji)(ji)间(jian)电(dian)(dian)压VSD取(qu)图1，22所(suo)示(shi)的极(ji)(ji)性(xing)时，PMOS晶体(ti)管的漏极(ji)(ji)电(dian)(dian)流(liu)ID由下式给(ji)出：