无源器件

在模(mo)拟集成电(dian)路(lu)(lu)(lu)中(zhong)的(de)(de)(de)(de)无源(yuan)器件主(zhu)要(yao)是指电(dian)阻(zu)(zu)、电(dian)容(rong)、电(dian)感等，精(jing)密的(de)(de)(de)(de)电(dian)阻(zu)(zu)、电(dian)容(rong)是MOS模(mo)拟电(dian)路(lu)(lu)(lu)设计所要(yao)求的(de)(de)(de)(de)主(zhu)要(yao)基本元件，电(dian)阻(zu)(zu)或电(dian)容(rong)在电(dian)路(lu)(lu)(lu)应用(yong)中(zhong)最关键的(de)(de)(de)(de)是要(yao)提供精(jing)确的(de)(de)(de)(de)元件值(zhi)，但(dan)在人多(duo)数情(qing)况下，电(dian)阻(zu)(zu)或电(dian)容(rong)的(de)(de)(de)(de)绝对值(zhi)不如它们的(de)(de)(de)(de)比值(zhi)那么重(zhong)要(yao)。

电阻

电阻是模拟电路的最基本的元件，在集成电路中有多种设计和制造方法，并有无源电阻与有源电阻之分。无源电阻的大小一般以方块数来表示，其绝对值为

式(1.59)中R□为单位方块电阻值，L和W分别是指电阻的长度与宽度，若假定这些参数是统计无关的，则电阻值的偏差可表示为

在大多数情况下，由于L都很大，所以式(1.60)可简化为

通常对于式(1.61)中第一项(xiang)偏差，离(li)子注入电(dian)(dian)(dian)阻(zu)比扩散电(dian)(dian)(dian)阻(zu)要小，衬底(di)硅电(dian)(dian)(dian)阻(zu)比多晶(jing)硅电(dian)(dian)(dian)阻(zu)要小（多晶(jing)硅材料晶(jing)粒结构变(bian)化(hua)增(zeng)加所致）：第二项(xiang)偏差，随着(zhe)光刻技术(shu)特别(bie)是干(gan)法(fa)刻蚀，即等离(li)子刻蚀技术(shu)的(de)出现(xian)，该项(xiang)偏差大(da)大(da)减小。

由于在制造过程中(zhong)(zhong)，电(dian)阻的绝对值存在必然的偏(pian)差，因此在模拟集成(cheng)电(dian)路设(she)计中(zhong)(zhong)尽(jin)可(ke)能转换成(cheng)电(dian)阻的相(xiang)对晕，即电(dian)阻比值，并叮以采用对称叉指式设(she)计布局以补偿薄层电(dian)阻与条宽(kuan)范围(wei)的梯度变化(hua)，提高电(dian)路的性能。

在(zai)电(dian)阻(zu)(zu)设计时还(hai)需注意相对(dui)于衬底的寄(ji)生(sheng)电(dian)容可能把(ba)一些(xie)高频噪声通过(guo)电(dian)阻(zu)(zu)叠加在(zai)有用信号上(shang)，所以在(zai)设计时对(dui)一蝗有特殊要求的电(dian)阻(zu)(zu)必(bi)须加电(dian)屏蔽（如(ru)阱(jing)接地，采用多晶电(dian)阻(zu)(zu)或双多晶结构）。

下面根(gen)据电阻制作的(de)方法进行(xing)介绍。

1.源/漏扩散电阻

在金属栅(zha)与硅栅(zha)技术的NMOS和CMOS工艺中，可(ke)以制作此类(lei)电阻，它是与MOS管的源/漏(lou)区同时制成的，其剖面结(jie)构如(ru)图1.21所示。

该类电阻(zu)的(de)方块电阻(zu)值为R□=20～100Ω（最(zui)大(da)(da)为lMΩ)，在需(xu)要(yao)较大(da)(da)电阻(zu)时，需(xu)要(yao)很(hen)(hen)多方块（如1MΩ时，需(xu)10000方块），占(zhan)用很(hen)(hen)大(da)(da)面积，所以一般不(bu)用扩散电阻(zu)制作大(da)(da)阻(zu)值的(de)电阻(zu)。

此类电阻(zu)的误差为土0%，温度系数为5OO～l5OOx10-6℃，电压系数为100～500xlO-6/V;

另外还存在大(da)的寄(ji)生电(dian)容（N+P结电(dian)容），并且由(you)于(yu)存在浅结，所以(yi)会产生压(ya)电(dian)电(dian)阻效应，从而会产生进(jin)一步(bu)的误差，不能用(yong)做精密(mi)电(dian)阻。

2．N阱（P阱）扩散电阻（阱电阻或沟道电阻）

在CMOS金属栅(zha)和硅栅(zha)工艺(yi)中可(ke)以制作此类(lei)电阻(zu)，其剖面结构如图1.22所示。

该类结构的(de)方块(kuai)电(dian)阻值较大(da)，一般为R□=1000～5000Ω,，并且其(qi)薄层(ceng)电(dian)阻值更高。但由于阱的(de)扩散(san)深度(du)及其(qi)引起的(de)横向扩散(san)约有5～10μm，使电(dian)阻条不可能做得很窄；且电(dian)阻条之间不需要设(she)计出(chu)沟道(dao)截止(zhi)环(huan)，以消除电(dian)阻间的(de)表面反型层(ceng)漏电(dian)流，因此在制作大(da)电(dian)阻时，其(qi)而积也较大(da)。

另外这类(lei)电(dian)阻具有(you)大的(de)电(dian)压系数，且电(dian)阻误差为土40%。

3．注入电阻

在NMOS和CMOS的(de)金属栅与硅栅工艺(yi)中可以制(zhi)作此(ci)类电阻，由于离(li)子(zi)注(zhu)入(ru)可以精确控(kong)制(zhi)掺(chan)杂(za)浓度和注(zhu)入(ru)深度，并且横(heng)向扩散小，因此(ci)，其电阻阻值易于控(kong)制(zhi)，但需(xu)要一次额外的(de)掩模，其剖而结构如(ru)阁1.23所示(shi)(shi)，图中CVD (Chemical Vapor Deposition) Si02表示(shi)(shi)的(de)是化(hua)学气(qi)目淀积二氧化(hua)硅。

其方块(kuai)电(dian)(dian)(dian)阻(zu)(zu)(zu)值(zhi)为R□>500～1000Q（最(zui)大为1MΩ），注入电(dian)(dian)(dian)阻(zu)(zu)(zu)可以制作较人电(dian)(dian)(dian)阻(zu)(zu)(zu)而不用占(zhan)很大面积，但离子注入层(ceng)与衬(chen)底之间所(suo)形成(cheng)的(de)(de)(de)(de)(de)PN结存在不同(tong)的(de)(de)(de)(de)(de)反偏时，耗尽层(ceng)宽度不同(tong)，因此导电(dian)(dian)(dian)层(ceng)内的(de)(de)(de)(de)(de)载(zai)流子流量会发生(sheng)变化，所(suo)以电(dian)(dian)(dian)阻(zu)(zu)(zu)的(de)(de)(de)(de)(de)线性度不理(li)想，电(dian)(dian)(dian)压(ya)系(xi)数(shu)高(gao)，并且(qie)由于(yu)氧化层(ceng)表面电(dian)(dian)(dian)荷(he)的(de)(de)(de)(de)(de)影响(xiang)，导电(dian)(dian)(dian)层(ceng)表面的(de)(de)(de)(de)(de)载(zai)流子浓(nong)度也不稳定(ding)(ding)，因此大电(dian)(dian)(dian)阻(zu)(zu)(zu)的(de)(de)(de)(de)(de)精度受一定(ding)(ding)的(de)(de)(de)(de)(de)限(xian)制。这类电(dian)(dian)(dian)阻(zu)(zu)(zu)具有小的(de)(de)(de)(de)(de)温度系(xi)数(shu)，但很难消除(chu)压(ya)电(dian)(dian)(dian)电(dian)(dian)(dian)阻(zu)(zu)(zu)效应。

另外，电(dian)阻注(zhu)入可以与耗尽(jin)层(ceng)的注(zhu)入相结合。

4．多晶电阻

这是在NMOS与CMOS硅栅工艺中使用最多的一类电阻，其剖面结构如图1.24所示。

该类电(dian)(dian)阻(zu)(zu)的(de)方块电(dian)(dian)阻(zu)(zu)为R□=30～200Ω（与源/漏同(tong)时(shi)扩(kuo)散）。制作大电(dian)(dian)阻(zu)(zu)时(shi)，可另外(wai)再加上一次光刻，用离子注入(ru)较小剂量(liang)来(lai)实(shi)现，其阻(zu)(zu)值可达10KΩ/口。但多(duo)(duo)晶(jing)硅(gui)电(dian)(dian)阻(zu)(zu)的(de)薄(bo)层电(dian)(dian)阻(zu)(zu)大小，除与离子注入(ru)剂量(liang)有关(guan)外(wai)，还与多(duo)(duo)晶(jing)硅(gui)的(de)厚度，多(duo)(duo)晶(jing)硅(gui)的(de)淀积(ji)质量(liang)等有关(guan)，因此难(nan)以用来(lai)制作精密电(dian)(dian)阻(zu)(zu)。 

此类(lei)电(dian)(dian)阻的温度系数为500～1500x10-6/℃，电(dian)(dian)阻误差(cha)较(jiao)大，但可(ke)以通过(guo)激光与多晶丝来(lai)调节电(dian)(dian)阻值，且由于多晶硅下面(mian)有厚(hou)的氧化层(ceng)与电(dian)(dian)路(lu)隔离，其寄生电(dian)(dian)容大大减小(xiao)。

5．薄膜电阻

应用在NMOS和CMOS的(de)(de)金属栅与硅栅工(gong)艺(yi)(yi)中，需要额外的(de)(de)工(gong)艺(yi)(yi)步骤，通过溅射方法(fa)把Ni-Cr、Cr-Si或Mo（钼(mu)）按一(yi)定(ding)比例成分(fen)淀积在硅片的(de)(de)绝缘层上实(shi)现(xian)，电阻(zu)的(de)(de)方块(kuai)电阻(zu)值可由所(suo)用材料(liao)的(de)(de)性(xing)质比例成分(fen)和淀积层厚度(du)决定(ding)，一(yi)般(ban)情(qing)况下，薄膜厚度(du)为几(ji)(ji)(ji)(ji)百至几(ji)(ji)(ji)(ji)千埃(A)，方块(kuai)电阻(zu)：Ni-Cr为几(ji)(ji)(ji)(ji)百欧／方块(kuai)，Cr-Si为几(ji)(ji)(ji)(ji)百至几(ji)(ji)(ji)(ji)千欧/方块(kuai)，薄膜电阻(zu)的(de)(de)线性(xing)度(du)最好，电压系(xi)数很小，温度(du)系(xi)数也小（约1OOx1O-6/℃），与MOS的(de)(de)其(qi)他(ta)工(gong)艺(yi)(yi)条件无关；并(bing)且(qie)可以用激光修正、氧化(hua)、退火等提高(gao)电阻(zu)的(de)(de)精度(du)。

联系方(fang)式(shi)：邹先生

联系(xi)电(dian)话：0755-83888366-8022

手机：18123972950

QQ：2880195519

联(lian)系地址：深圳市福田区车公(gong)庙(miao)天(tian)安数码城天(tian)吉大厦(sha)CD座5C1

关(guan)注KIA半导体(ti)工程专辑请搜微(wei)信号:“KIA半导体(ti)”或(huo)点击本文下(xia)方图片扫一扫进入官方微(wei)信“关(guan)注”

长按二(er)维码(ma)识别关注