封装

在完结地图规划并经工艺厂家流片(pian)后，能(neng)够选用两种(zhong)办(ban)法(fa)对芯片(pian)进行(xing)功能(neng)、功能(neng)测验：一(yi)种(zhong)办(ban)法(fa)是直接(jie)键合到PCB（印(yin)制(zhi)电路板(ban)）上(shang)，另一(yi)种(zhong)办(ban)法(fa)是经过封(feng)(feng)(feng)(feng)装(zhuang)厂家进行(xing)封(feng)(feng)(feng)(feng)装(zhuang)后，再(zai)焊接(jie)至体(ti)系中(zhong)。而(er)封(feng)(feng)(feng)(feng)装(zhuang)办(ban)法(fa)又可分(fen)为软(ruan)封(feng)(feng)(feng)(feng)装(zhuang)与硬(ying)封(feng)(feng)(feng)(feng)装(zhuang)，软(ruan)封(feng)(feng)(feng)(feng)装(zhuang)首要依据运用要求(qiu)直接(jie)制(zhi)作(zuo)成模块，而(er)硬(ying)封(feng)(feng)(feng)(feng)装(zhuang)则是封(feng)(feng)(feng)(feng)装(zhuang)成独立的(de)芯片(pian)。

封(feng)(feng)装(zhuang)(zhuang)的(de)(de)办法有多种(zhong)，如(ru)(ru)双列直捅封(feng)(feng)装(zhuang)(zhuang)(DIP),四(si)方扁平封(feng)(feng)装(zhuang)(zhuang)（QEP)，小外型封(feng)(feng)装(zhuang)(zhuang)（SOP），塑料引线芯片载体(ti)(PLCC)等，而封(feng)(feng)装(zhuang)(zhuang)的(de)(de)资料也有多种(zhong)，如(ru)(ru)塑料封(feng)(feng)装(zhuang)(zhuang)、陶瓷封(feng)(feng)装(zhuang)(zhuang)等，依据不同的(de)(de)需求能够挑选所(suo)需的(de)(de)任(ren)一种(zhong)封(feng)(feng)装(zhuang)(zhuang)办法，下面介绍(shao)5类常(chang)用的(de)(de)封(feng)(feng)装(zhuang)(zhuang)办法。

1．DIP（双列直插式封装）

DIP (Dual In-line Package)，即双列直(zhi)插办法封(feng)(feng)装。绝大(da)多数(shu)中(zhong)小规划集成电(dian)(dian)路(IC)均选用(yong)(yong)这种封(feng)(feng)装办法，其引(yin)脚数(shu)一般个超(chao)越100个。选用(yong)(yong)DIP封(feng)(feng)装的(de)CPU芯(xin)片有两排(pai)引(yin)脚，需求刺进(jin)到具有DIP结构的(de)芯(xin)片插座上，当然，也能够(gou)直(zhi)接插在有相同焊(han)(han)孔数(shu)和几何摆(bai)放的(de)电(dian)(dian)路板上进(jin)行焊(han)(han)接。DIP封(feng)(feng)装具有以(yi)下特色：

①合(he)适(shi)在PCB上穿孔焊接，操作便利。

②芯片面积与封装面积之(zhi)间的比值较(jiao)大，故体积也较(jiao)大。

Intel系(xi)列CPU中8088就选用这(zhei)(zhei)种封(feng)装(zhuang)办法，缓存( Cache)和前期的内存芯(xin)片(pian)也是(shi)这(zhei)(zhei)种封(feng)装(zhuang)办法。

2．QFP（四方扁平封装）

QFP (Plastic Quad Flat Package)封装(zhuang)(zhuang)(zhuang)的(de)(de)芯(xin)片(pian)引(yin)脚(jiao)(jiao)之间(jian)间(jian)隔很(hen)(hen)小，引(yin)脚(jiao)(jiao)很(hen)(hen)细，一(yi)般大规划或超大型(xing)集(ji)成电路都(dou)选(xuan)(xuan)用(yong)这种封装(zhuang)(zhuang)(zhuang)办法，其引(yin)脚(jiao)(jiao)数—般在(zai)100个以(yi)上(shang)(shang)。用(yong)这种办法封装(zhuang)(zhuang)(zhuang)的(de)(de)芯(xin)片(pian)有(you)必(bi)要选(xuan)(xuan)用(yong)SMD （外表装(zhuang)(zhuang)(zhuang)置(zhi)设备技能）将(jiang)芯(xin)片(pian)与(yu)主板(ban)焊接起米。选(xuan)(xuan)用(yong)SMD装(zhuang)(zhuang)(zhuang)置(zhi)的(de)(de)芯(xin)片(pian)不必(bi)在(zai)主板(ban)上(shang)(shang)打孔，一(yi)般在(zai)主板(ban)外表上(shang)(shang)有(you)规划好的(de)(de)相应引(yin)脚(jiao)(jiao)的(de)(de)焊点。将(jiang)芯(xin)片(pian)各引(yin)脚(jiao)(jiao)对准相应的(de)(de)焊点，即可(ke)完成与(yu)主板(ban)的(de)(de)焊接，用(yong)这种办法焊上(shang)(shang)去(qu)的(de)(de)芯(xin)片(pian)，如果不必(bi)专用(yong)工(gong)具是(shi)很(hen)(hen)难拆(chai)开(kai)下来的(de)(de)。QFP封装(zhuang)(zhuang)(zhuang)具有(you)以(yi)下特色(se)：

①适用于SMD外表装(zhuang)置(zhi)技(ji)能在PCB电路板上装(zhuang)置(zhi)布线。

②合适(shi)高频运用(yong)。

③操作(zuo)便利(li)，可靠(kao)性高。

④芯片面积与封装面积之间的比(bi)值较小。

Intel系列CPU中80286、80386和某(mou)些486土板中的芯片选用这种(zhong)封装办法。

3．SOP（小外型封装）

SOP (Small Outline Package)，即小(xiao)外(wai)型封(feng)(feng)装(zhuang)(zhuang)。SOP封(feng)(feng)装(zhuang)(zhuang)技(ji)能(neng)由1968-1969年菲利(li)浦(pu)公司开(kai)发(fa)成(cheng)功，今后逐步(bu)派(pai)生(sheng)出SOJ（J型引脚小(xiao)外(wai)形封(feng)(feng)装(zhuang)(zhuang)）、TSOP（薄小(xiao)外(wai)型封(feng)(feng)装(zhuang)(zhuang)）、VSOP（其小(xiao)外(wai)开(kai)封(feng)(feng)装(zhuang)(zhuang)）、SSOP(缩小(xiao)型SOP)、TSSOP(薄的(de)缩小(xiao)型SOP)及(ji)SOT（小(xiao)外(wai)型晶体管(guan)）、SOIC（小(xiao)外(wai)型集成(cheng)电路）等。SOP封(feng)(feng)装(zhuang)(zhuang)的(de)应(ying)用(yong)规模(mo)很广，主(zhu)板的(de)频率发(fa)作器芯片就是选用(yong)SOP封(feng)(feng)装(zhuang)(zhuang)。

4．PLCC（塑料引线芯片封装）

PLCC  (Plastic Leaded Chip Carrier)，即塑封引线芯片封装(zhuang)。PLCC封装(zhuang)办法，外(wai)形(xing)(xing)(xing)呈正(zheng)方(fang)形(xing)(xing)(xing)，四周都有(you)引脚(jiao)，外(wai)形(xing)(xing)(xing)尺(chi)寸比(bi)DIP封装(zhuang)小(xiao)得(de)多。PLCC封装(zhuang)合适用SMD外(wai)表(biao)装(zhuang)置技能在PCB上装(zhuang)置布线，具有(you)外(wai)形(xing)(xing)(xing)尺(chi)寸小(xiao)、可靠性高的长处。

5．BGA（球栅阵列封装）

BGA (Ball Grid Array Package)，即球栅(zha)阵(zhen)列封装(zhuang)。BGA封装(zhuang)的I/O端(duan)子以圆形或柱状焊(han)(han)点按阵(zhen)列办法散布(bu)在(zai)封装(zhuang)下面，BGA技(ji)能(neng)的长处是I/O引(yin)脚数(shu)(shu)尽管添加(jia)了(le)，但(dan)引(yin)脚间距并没有(you)减(jian)小反而添加(jia)了(le)，然后进步(bu)了(le)拼装(zhuang)成(cheng)品率；尽管它的功(gong)耗添加(jia)，但(dan)BGA能(neng)用可控塌(ta)陷芯片法焊(han)(han)接(jie)，然后能(neng)够(gou)改善它的电热功(gong)能(neng)；厚(hou)度和(he)质(zhi)量都较(jiao)曾经(jing)的封装(zhuang)技(ji)能(neng)有(you)所削减(jian)；寄生参(can)数(shu)(shu)减(jian)小，信号传输推(tui)迟(chi)小，运(yun)用频率大人(ren)进步(bu)；组(zu)装(zhuang)可用共面焊(han)(han)接(jie)，可靠性高。

BGA与TSOP比较，具有(you)更小的(de)(de)体积，更好的(de)(de)散(san)热(re)功能和电功能。BGA封(feng)装(zhuang)技能使每(mei)平方英寸①的(de)(de)存(cun)储量有(you)了很大提高，选(xuan)用BGA封(feng)装(zhuang)技能的(de)(de)内(nei)存(cun)产品(pin)在相同容量下，体积只有(you)TSOP封(feng)装(zhuang)的(de)(de)三分(fen)之一；别的(de)(de)，与传(chuan)统TSOP封(feng)装(zhuang)办法(fa)比较，BGA封(feng)装(zhuang)办法(fa)有(you)愈(yu)加快速和有(you)用的(de)(de)散(san)热(re)途(tu)径(jing)。

芯(xin)片封(feng)装(zhuang)后(hou)，关于(yu)芯(xin)片的(de)(de)引(yin)线(xian)(xian)能够简略(lve)再分(fen)为：电(dian)(dian)源线(xian)(xian)（包(bao)含参阅信(xin)号(hao)线(xian)(xian)）与地线(xian)(xian)（包(bao)含衬底衔接线(xian)(xian)）、信(xin)号(hao)输(shu)入线(xian)(xian)、信(xin)号(hao)输(shu)出线(xian)(xian)，一切这些引(yin)线(xian)(xian)及其(qi)内(nei)引(yin)线(xian)(xian)都会产牛(niu)寄(ji)(ji)(ji)生效(xiao)(xiao)应(ying)，而(er)这些寄(ji)(ji)(ji)生效(xiao)(xiao)应(ying)关于(yu)电(dian)(dian)路(lu)(lu)功能的(de)(de)影响，特(te)别是在(zai)高速高精度的(de)(de)电(dian)(dian)路(lu)(lu)，封(feng)装(zhuang)的(de)(de)寄(ji)(ji)(ji)生效(xiao)(xiao)应(ying)的(de)(de)影响愈加突出，因(yin)而(er)在(zai)进行此(ci)类电(dian)(dian)路(lu)(lu)规(gui)划(hua)(hua)时(shi)有必(bi)要考虑(lv)封(feng)装(zhuang)的(de)(de)寄(ji)(ji)(ji)生效(xiao)(xiao)应(ying)的(de)(de)影响，在(zai)进行电(dian)(dian)路(lu)(lu)仿(fang)真(zhen)时(shi)就需求包(bao)含一个合理的(de)(de)电(dian)(dian)路(lu)(lu)封(feng)装(zhuang)模(mo)型，同时(shi)在(zai)电(dian)(dian)路(lu)(lu)规(gui)划(hua)(hua)和地图规(gui)划(hua)(hua)时(shi)有必(bi)要采纳许多预防措施来减小封(feng)装(zhuang)寄(ji)(ji)(ji)生参数的(de)(de)影响。

封装的寄生参数首要包含(han)有：自感（内引线和(he)外(wai)引线），外(wai)引线对地电(dian)容(rong)(rong)，外(wai)引线之(zhi)间的互感以及外(wai)引线之(zhi)间的电(dian)容(rong)(rong)等。

自感

一切(qie)引(yin)线(xian)(xian)（内引(yin)线(xian)(xian)及外引(yin)线(xian)(xian)）都存在必定的(de)自感，其(qi)电感值的(de)巨细首要取决于(yu)线(xian)(xian)的(de)长(zhang)度和封装类型(xing)，在现(xian)代封装工艺中其(qi)典(dian)型(xing)值约为2~20nH。

因(yin)为(wei)电(dian)源(yuan)(yuan)线(xian)与(yu)地(di)(di)线(xian)是电(dian)路中的(de)(de)(de)共用连线(xian)，在典型的(de)(de)(de)混合信号lC中，因(yin)为(wei)连线(xian)自感所发作(zuo)的(de)(de)(de)噪声(sheng)对电(dian)路的(de)(de)(de)影响首要体(ti)现地(di)(di)电(dian)源(yuan)(yuan)线(xian)与(yu)地(di)(di)线(xian)上，即(ji)所谓(wei)的(de)(de)(de)电(dian)源(yuan)(yuan)和地(di)(di)的(de)(de)(de)电(dian)压“反射”或“噪声(sheng)”。当(dang)电(dian)路中多个逻辑(ji)门在每个时(shi)钟(zhong)跳变进行开(kai)(kai)关时(shi)，在与(yu)其相连的(de)(de)(de)电(dian)源(yuan)(yuan)线(xian)与(yu)地(di)(di)线(xian)上会(hui)发作(zuo)很大的(de)(de)(de)噪声(sheng)，所以在混合体(ti)系的(de)(de)(de)地(di)(di)图规划中一般将模(mo)仿模(mo)块(kuai)与(yu)数字(zi)模(mo)块(kuai)的(de)(de)(de)电(dian)源(yuan)(yuan)线(xian)与(yu)地(di)(di)线(xian)分(fen)开(kai)(kai)提供，即(ji)所谓(wei)的(de)(de)(de)“模(mo)仿电(dian)源(yuan)(yuan)”和“数字(zi)电(dian)源(yuan)(yuan)”。

但是在地图规划(hua)中不可能(neng)绝对地把电(dian)(dian)(dian)(dian)源(yuan)(yuan)线(xian)(xian)分成模(mo)仿电(dian)(dian)(dian)(dian)源(yuan)(yuan)与(yu)数字(zi)电(dian)(dian)(dian)(dian)源(yuan)(yuan)，有时(shi)还需第三根电(dian)(dian)(dian)(dian)源(yuan)(yuan)线(xian)(xian)来避免(mian)模(mo)仿电(dian)(dian)(dian)(dian)源(yuan)(yuan)与(yu)数宁电(dian)(dian)(dian)(dian)源(yuan)(yuan)之(zhi)间(jian)的(de)彼此搅扰(rao)。而且能(neng)够使刚多个焊盘，多条内引(yin)线(xian)(xian)和多个封装引(yin)脚，以(yi)下降引(yin)线(xian)(xian)的(de)等效(xiao)电(dian)(dian)(dian)(dian)感(gan)。也能(neng)够运(yun)用一个大的(de)片(pian)上电(dian)(dian)(dian)(dian)容来坚持电(dian)(dian)(dian)(dian)源(yuan)(yuan)VD与(yu)地之(zhi)间(jian)的(de)电(dian)(dian)(dian)(dian)压安稳。

选用片(pian)上电(dian)(dian)(dian)容(rong)(rong)办法来解决自感(gan)的(de)影响时(shi)，要(yao)注(zhu)意片(pian)上电(dian)(dian)(dian)容(rong)(rong)的(de)伉(kang)的(de)挑(tiao)选，应避(bi)免与封(feng)装电(dian)(dian)(dian)感(gan)发作(zuo)频(pin)率为芯片(pian)作(zuo)业频(pin)率的(de)谐(xie)振（可经过(guo)规划几个电(dian)(dian)(dian)阻(zu)与该电(dian)(dian)(dian)容(rong)(rong)串联(lian)来破坏谐(xie)振）；别的(de)，在CMOS工艺中一般由MOS管构(gou)成该电(dian)(dian)(dian)容(rong)(rong)器，这(zhei)要(yao)求晶体管很大，因而大大增(zeng)大了芯片(pian)面积(ji)。

与(yu)衬底（内连线也体现出自感。在(zai)现代的封(feng)装(zhuang)中，一般选用将管(guan)芯经过(guo)导电树脂直接固(gu)定在(zai)接地金属层上，并与(yu)几个接地的封(feng)装(zhuang)引(yin)脚相连，以充沛减小衬底的噪声，消除衬底连线的自感。

输入信(xin)号有(you)时也会(hui)(hui)遭到引线自感(gan)的(de)影响，首要体现(xian)在对信(xin)号高频(pin)成分的(de)衰减上，也会(hui)(hui)表(biao)现(xian)在瞬态波形中会(hui)(hui)发作严重的(de)阻尼振(zhen)荡，然(ran)后影响信(xin)号的(de)安稳。

互感

内引(yin)线(xian)(xian)和(he)(he)外引(yin)线(xian)(xian)上的瓦感会把一些噪(zao)声耦合(he)到灵敏信号(hao)中，然后对(dui)信号(hao)发作(zuo)影响，关(guan)于模仿电(dian)(dian)源(yuan)和(he)(he)模仿输(shu)入都易受(shou)数字电(dian)(dian)源(yuan)的噪(zao)声或时钟线(xian)(xian)的跳(tiao)变等影响，此时有必要(yao)对(dui)焊盘结构和(he)(he)位(wei)置进(jin)行认(ren)真的规划(hua)，以减小互感的影响。

减小互感(gan)的办法首要有两种：一是使引(yin)线衔接(jie)时相互笔直；二是在灵(ling)敏信号的内(nei)引(yin)线之间刺进相对安稳的地线或电(dian)源线。当然关于(yu)多个并(bing)联线，也可规划成被(bei)地线包围(wei)，以减小互感(gan)效应，以至于(yu)忽略不计(ji)。

同(tong)理(li)，在地(di)图规划(hua)时(shi)也可(ke)减小(xiao)互(hu)感(gan)，即在布线时(shi)把两条电流(liu)方向相反的引线并排(pai)在一起，就可(ke)利(li)用互(hu)感(gan)来减小(xiao)自(zi)感(gan)。所以(yi)在规划(hua)焊盘结构时(shi)应(ying)充沛(pei)利(li)用这个性质。

别的(de)(de)每个外(wai)引(yin)(yin)线对地都存(cun)在寄生电(dian)(dian)(dian)容，即所(suo)谓的(de)(de)自感(gan)和互(hu)感(gan)电(dian)(dian)(dian)容，这(zhei)可能(neng)(neng)会约束电(dian)(dian)(dian)路(lu)的(de)(de)输入(ru)带宽或许添加前一(yi)级的(de)(de)负(fu)载。更(geng)重要的(de)(de)是，这(zhei)一(yi)电(dian)(dian)(dian)容与内(nei)引(yin)(yin)线、外(wai)引(yin)(yin)线上的(de)(de)总电(dian)(dian)(dian)感(gan)将发(fa)作必定的(de)(de)谐振频率，这(zhei)一(yi)频率能(neng)(neng)够被电(dian)(dian)(dian)路(lu)中不同的(de)(de)瞬态电(dian)(dian)(dian)流所(suo)鼓励。因为(wei)内(nei)引(yin)(yin)线和外(wai)引(yin)(yin)线的(de)(de)串(chuan)联

电阻较小，因而(er)其(qi)品质因数(Q)很(hen)大，这会引(yin)起强烈的谐振，然后显著地扩大了噪声。外引(yin)线之间(jian)的电容(rong)会导(dao)致(zhi)线问的附加耦合，这也有必要包含在仿真中。

联系方式：邹先生(sheng)

联系电话：0755-83888366-8022

手机：18123972950

QQ：2880195519

联系地址：深圳市福田区车(che)公庙天安数码(ma)城(cheng)天吉(ji)大厦(sha)CD座(zuo)5C1

 关注(zhu)KIA半导体工(gong)程专辑(ji)请搜微信号:“KIA半导体”或点(dian)击本文下方(fang)图(tu)片(pian)扫一扫进入官方(fang)微信“关注(zhu)”

长按二维码识别关注