封装

在完结地图(tu)规(gui)划并经工艺厂家(jia)流片后，能(neng)够选用两种办(ban)法(fa)对芯(xin)片进行功能(neng)、功能(neng)测验：一(yi)种办(ban)法(fa)是直接键(jian)合到PCB（印制电路板）上，另一(yi)种办(ban)法(fa)是经过封(feng)装(zhuang)(zhuang)厂家(jia)进行封(feng)装(zhuang)(zhuang)后，再焊接至体系中。而封(feng)装(zhuang)(zhuang)办(ban)法(fa)又可分为软封(feng)装(zhuang)(zhuang)与硬(ying)封(feng)装(zhuang)(zhuang)，软封(feng)装(zhuang)(zhuang)首要(yao)依据(ju)运用要(yao)求直接制作成模块，而硬(ying)封(feng)装(zhuang)(zhuang)则是封(feng)装(zhuang)(zhuang)成独(du)立的芯(xin)片。

封(feng)(feng)(feng)(feng)装(zhuang)(zhuang)(zhuang)(zhuang)(zhuang)的(de)办(ban)法(fa)有多种，如双(shuang)列直捅封(feng)(feng)(feng)(feng)装(zhuang)(zhuang)(zhuang)(zhuang)(zhuang)(DIP),四方扁平封(feng)(feng)(feng)(feng)装(zhuang)(zhuang)(zhuang)(zhuang)(zhuang)（QEP)，小外(wai)型封(feng)(feng)(feng)(feng)装(zhuang)(zhuang)(zhuang)(zhuang)(zhuang)（SOP），塑料引线芯片载(zai)体(PLCC)等(deng)，而封(feng)(feng)(feng)(feng)装(zhuang)(zhuang)(zhuang)(zhuang)(zhuang)的(de)资料也有多种，如塑料封(feng)(feng)(feng)(feng)装(zhuang)(zhuang)(zhuang)(zhuang)(zhuang)、陶瓷封(feng)(feng)(feng)(feng)装(zhuang)(zhuang)(zhuang)(zhuang)(zhuang)等(deng)，依据不(bu)同的(de)需(xu)求能够挑选所(suo)需(xu)的(de)任一种封(feng)(feng)(feng)(feng)装(zhuang)(zhuang)(zhuang)(zhuang)(zhuang)办(ban)法(fa)，下面介绍5类(lei)常用的(de)封(feng)(feng)(feng)(feng)装(zhuang)(zhuang)(zhuang)(zhuang)(zhuang)办(ban)法(fa)。

1．DIP（双列直插式封装）

DIP (Dual In-line Package)，即双列(lie)直(zhi)插办法封(feng)装(zhuang)(zhuang)。绝大多数(shu)中小规划集成电(dian)路(lu)(IC)均选用这(zhei)种封(feng)装(zhuang)(zhuang)办法，其引脚(jiao)(jiao)数(shu)一般个超(chao)越(yue)100个。选用DIP封(feng)装(zhuang)(zhuang)的(de)CPU芯片(pian)有(you)两排引脚(jiao)(jiao)，需求刺(ci)进到具有(you)DIP结构的(de)芯片(pian)插座上，当然，也能够直(zhi)接(jie)(jie)插在(zai)有(you)相(xiang)同焊孔数(shu)和几何摆放的(de)电(dian)路(lu)板上进行焊接(jie)(jie)。DIP封(feng)装(zhuang)(zhuang)具有(you)以下特色：

①合适在PCB上(shang)穿孔焊接，操作(zuo)便利。

②芯(xin)片面(mian)积(ji)(ji)与封装(zhuang)面(mian)积(ji)(ji)之间的比值(zhi)较大，故(gu)体积(ji)(ji)也较大。

Intel系列CPU中8088就选用(yong)这(zhei)种(zhong)封(feng)装办(ban)法(fa)，缓(huan)存( Cache)和前期的内存芯片也是这(zhei)种(zhong)封(feng)装办(ban)法(fa)。

2．QFP（四方扁平封装）

QFP (Plastic Quad Flat Package)封(feng)装的(de)(de)(de)(de)(de)芯(xin)片(pian)(pian)引(yin)脚(jiao)(jiao)之间间隔很(hen)小，引(yin)脚(jiao)(jiao)很(hen)细，一(yi)般(ban)(ban)大规(gui)划(hua)或超大型集成电路都选(xuan)(xuan)(xuan)用(yong)这种(zhong)封(feng)装办(ban)法，其引(yin)脚(jiao)(jiao)数—般(ban)(ban)在100个以上。用(yong)这种(zhong)办(ban)法封(feng)装的(de)(de)(de)(de)(de)芯(xin)片(pian)(pian)有(you)必(bi)(bi)要(yao)选(xuan)(xuan)(xuan)用(yong)SMD （外(wai)表装置设备技能）将芯(xin)片(pian)(pian)与主板(ban)焊(han)接起米。选(xuan)(xuan)(xuan)用(yong)SMD装置的(de)(de)(de)(de)(de)芯(xin)片(pian)(pian)不必(bi)(bi)在主板(ban)上打孔，一(yi)般(ban)(ban)在主板(ban)外(wai)表上有(you)规(gui)划(hua)好的(de)(de)(de)(de)(de)相(xiang)应引(yin)脚(jiao)(jiao)的(de)(de)(de)(de)(de)焊(han)点。将芯(xin)片(pian)(pian)各引(yin)脚(jiao)(jiao)对准(zhun)相(xiang)应的(de)(de)(de)(de)(de)焊(han)点，即可完成与主板(ban)的(de)(de)(de)(de)(de)焊(han)接，用(yong)这种(zhong)办(ban)法焊(han)上去(qu)的(de)(de)(de)(de)(de)芯(xin)片(pian)(pian)，如果不必(bi)(bi)专(zhuan)用(yong)工具(ju)是很(hen)难(nan)拆开下来的(de)(de)(de)(de)(de)。QFP封(feng)装具(ju)有(you)以下特色：

①适用于(yu)SMD外表装(zhuang)置技能(neng)在PCB电路(lu)板(ban)上装(zhuang)置布线(xian)。

②合适(shi)高频运(yun)用。

③操作便(bian)利，可靠性(xing)高。

④芯片(pian)面积(ji)与封装(zhuang)面积(ji)之(zhi)间的比值较小。

Intel系(xi)列CPU中80286、80386和某些486土板中的芯片选用这种封装办法(fa)。

3．SOP（小外型封装）

SOP (Small Outline Package)，即小(xiao)(xiao)外型(xing)(xing)封(feng)(feng)(feng)装(zhuang)(zhuang)(zhuang)。SOP封(feng)(feng)(feng)装(zhuang)(zhuang)(zhuang)技(ji)能由1968-1969年(nian)菲利浦(pu)公司开发(fa)成(cheng)功，今后逐步派生出SOJ（J型(xing)(xing)引脚(jiao)小(xiao)(xiao)外形封(feng)(feng)(feng)装(zhuang)(zhuang)(zhuang)）、TSOP（薄(bo)小(xiao)(xiao)外型(xing)(xing)封(feng)(feng)(feng)装(zhuang)(zhuang)(zhuang)）、VSOP（其小(xiao)(xiao)外开封(feng)(feng)(feng)装(zhuang)(zhuang)(zhuang)）、SSOP(缩(suo)小(xiao)(xiao)型(xing)(xing)SOP)、TSSOP(薄(bo)的缩(suo)小(xiao)(xiao)型(xing)(xing)SOP)及SOT（小(xiao)(xiao)外型(xing)(xing)晶体管(guan)）、SOIC（小(xiao)(xiao)外型(xing)(xing)集(ji)成(cheng)电路）等。SOP封(feng)(feng)(feng)装(zhuang)(zhuang)(zhuang)的应用规模(mo)很广，主(zhu)板的频率发(fa)作器芯片就是选(xuan)用SOP封(feng)(feng)(feng)装(zhuang)(zhuang)(zhuang)。

4．PLCC（塑料引线芯片封装）

PLCC  (Plastic Leaded Chip Carrier)，即塑封(feng)(feng)引线(xian)芯片封(feng)(feng)装(zhuang)(zhuang)(zhuang)。PLCC封(feng)(feng)装(zhuang)(zhuang)(zhuang)办法，外(wai)形(xing)(xing)呈正(zheng)方形(xing)(xing)，四周都有引脚，外(wai)形(xing)(xing)尺寸比DIP封(feng)(feng)装(zhuang)(zhuang)(zhuang)小(xiao)得多。PLCC封(feng)(feng)装(zhuang)(zhuang)(zhuang)合适(shi)用SMD外(wai)表装(zhuang)(zhuang)(zhuang)置技能在(zai)PCB上装(zhuang)(zhuang)(zhuang)置布(bu)线(xian)，具有外(wai)形(xing)(xing)尺寸小(xiao)、可靠性(xing)高的长处。

5．BGA（球栅阵列封装）

BGA (Ball Grid Array Package)，即球(qiu)栅阵(zhen)列封(feng)装(zhuang)。BGA封(feng)装(zhuang)的(de)(de)I/O端子以(yi)圆形或柱(zhu)状(zhuang)焊(han)点(dian)按阵(zhen)列办法散布在封(feng)装(zhuang)下面，BGA技(ji)(ji)能(neng)的(de)(de)长处是I/O引脚数尽管(guan)添加(jia)了，但引脚间距并(bing)没有减(jian)小(xiao)反而添加(jia)了，然(ran)(ran)后进(jin)步了拼(pin)装(zhuang)成品率(lv)；尽管(guan)它的(de)(de)功耗添加(jia)，但BGA能(neng)用可控塌(ta)陷芯片法焊(han)接(jie)，然(ran)(ran)后能(neng)够改善(shan)它的(de)(de)电(dian)热(re)功能(neng)；厚(hou)度和质(zhi)量都较曾(ceng)经的(de)(de)封(feng)装(zhuang)技(ji)(ji)能(neng)有所(suo)削(xue)减(jian)；寄生参(can)数减(jian)小(xiao)，信号传输推迟小(xiao)，运用频率(lv)大人(ren)进(jin)步；组装(zhuang)可用共面焊(han)接(jie)，可靠性(xing)高。

BGA与(yu)TSOP比较(jiao)，具有(you)更小的(de)体积(ji)，更好的(de)散热功(gong)(gong)能(neng)和电功(gong)(gong)能(neng)。BGA封(feng)装(zhuang)技(ji)能(neng)使每平方(fang)英寸①的(de)存(cun)储量(liang)有(you)了(le)很大提高，选用BGA封(feng)装(zhuang)技(ji)能(neng)的(de)内存(cun)产(chan)品在相同容(rong)量(liang)下(xia)，体积(ji)只(zhi)有(you)TSOP封(feng)装(zhuang)的(de)三(san)分之(zhi)一(yi)；别的(de)，与(yu)传(chuan)统TSOP封(feng)装(zhuang)办法(fa)比较(jiao)，BGA封(feng)装(zhuang)办法(fa)有(you)愈加快(kuai)速和有(you)用的(de)散热途径。

芯(xin)片封(feng)装(zhuang)后，关于芯(xin)片的(de)(de)(de)引(yin)线能(neng)够简(jian)略再分为：电(dian)(dian)源(yuan)线（包(bao)含(han)参阅信号(hao)线）与地(di)线（包(bao)含(han)衬底衔接线）、信号(hao)输入线、信号(hao)输出线，一切这(zhei)些引(yin)线及其(qi)内引(yin)线都会产牛寄(ji)生效(xiao)应，而(er)这(zhei)些寄(ji)生效(xiao)应关于电(dian)(dian)路(lu)(lu)功能(neng)的(de)(de)(de)影响(xiang)(xiang)，特别(bie)是在(zai)高(gao)速高(gao)精度的(de)(de)(de)电(dian)(dian)路(lu)(lu)，封(feng)装(zhuang)的(de)(de)(de)寄(ji)生效(xiao)应的(de)(de)(de)影响(xiang)(xiang)愈加(jia)突出，因(yin)而(er)在(zai)进行此类电(dian)(dian)路(lu)(lu)规(gui)划时有(you)必要(yao)考虑封(feng)装(zhuang)的(de)(de)(de)寄(ji)生效(xiao)应的(de)(de)(de)影响(xiang)(xiang)，在(zai)进行电(dian)(dian)路(lu)(lu)仿真时就需求包(bao)含(han)一个合(he)理的(de)(de)(de)电(dian)(dian)路(lu)(lu)封(feng)装(zhuang)模型，同时在(zai)电(dian)(dian)路(lu)(lu)规(gui)划和(he)地(di)图规(gui)划时有(you)必要(yao)采纳许多预防(fang)措施来减小封(feng)装(zhuang)寄(ji)生参数的(de)(de)(de)影响(xiang)(xiang)。

封(feng)装的(de)(de)寄生参数首要包含有：自感（内引(yin)线(xian)(xian)和外引(yin)线(xian)(xian)），外引(yin)线(xian)(xian)对地(di)电(dian)容，外引(yin)线(xian)(xian)之间的(de)(de)互感以(yi)及外引(yin)线(xian)(xian)之间的(de)(de)电(dian)容等。

自感

一切(qie)引线(xian)（内(nei)引线(xian)及外引线(xian)）都存在必(bi)定的(de)自(zi)感(gan)，其电感(gan)值的(de)巨细首(shou)要取决于线(xian)的(de)长度和(he)封装类(lei)型，在现代封装工艺中其典(dian)型值约为2~20nH。

因为电(dian)源(yuan)(yuan)线(xian)(xian)与(yu)(yu)地线(xian)(xian)是(shi)电(dian)路中(zhong)的(de)(de)共(gong)用连(lian)线(xian)(xian)，在典型(xing)的(de)(de)混合信号(hao)lC中(zhong)，因为连(lian)线(xian)(xian)自感所(suo)(suo)发(fa)作的(de)(de)噪(zao)声对电(dian)路的(de)(de)影响首要体现(xian)地电(dian)源(yuan)(yuan)线(xian)(xian)与(yu)(yu)地线(xian)(xian)上，即(ji)所(suo)(suo)谓(wei)的(de)(de)电(dian)源(yuan)(yuan)和(he)地的(de)(de)电(dian)压“反(fan)射”或“噪(zao)声”。当电(dian)路中(zhong)多(duo)个(ge)逻辑门在每(mei)个(ge)时钟跳变(bian)进行开关(guan)时，在与(yu)(yu)其相(xiang)连(lian)的(de)(de)电(dian)源(yuan)(yuan)线(xian)(xian)与(yu)(yu)地线(xian)(xian)上会发(fa)作很(hen)大的(de)(de)噪(zao)声，所(suo)(suo)以在混合体系的(de)(de)地图规划中(zhong)一般将模仿模块(kuai)与(yu)(yu)数字(zi)模块(kuai)的(de)(de)电(dian)源(yuan)(yuan)线(xian)(xian)与(yu)(yu)地线(xian)(xian)分开提供，即(ji)所(suo)(suo)谓(wei)的(de)(de)“模仿电(dian)源(yuan)(yuan)”和(he)“数字(zi)电(dian)源(yuan)(yuan)”。

但是在地图(tu)规划中(zhong)不可(ke)能(neng)绝对(dui)地把(ba)电(dian)(dian)源(yuan)线(xian)分成模仿电(dian)(dian)源(yuan)与(yu)数字电(dian)(dian)源(yuan)，有时还(hai)需第三根电(dian)(dian)源(yuan)线(xian)来避免模仿电(dian)(dian)源(yuan)与(yu)数宁电(dian)(dian)源(yuan)之(zhi)间的(de)(de)彼此搅扰。而且(qie)能(neng)够(gou)使刚多(duo)个(ge)焊盘，多(duo)条(tiao)内引线(xian)和多(duo)个(ge)封(feng)装引脚(jiao)，以下降(jiang)引线(xian)的(de)(de)等(deng)效电(dian)(dian)感。也(ye)能(neng)够(gou)运用一个(ge)大的(de)(de)片上电(dian)(dian)容来坚(jian)持电(dian)(dian)源(yuan)VD与(yu)地之(zhi)间的(de)(de)电(dian)(dian)压安(an)稳。

选(xuan)用(yong)片上(shang)电(dian)容办(ban)法来解决(jue)自(zi)感的(de)影响时，要注(zhu)意片上(shang)电(dian)容的(de)伉的(de)挑(tiao)选(xuan)，应避免与封装电(dian)感发作频率为芯片作业频率的(de)谐振（可(ke)经过规划几个电(dian)阻与该电(dian)容串联来破坏谐振）；别的(de)，在(zai)CMOS工艺(yi)中一般由MOS管(guan)构(gou)成该电(dian)容器，这要求(qiu)晶(jing)体(ti)管(guan)很大(da)，因而大(da)大(da)增(zeng)大(da)了芯片面积。

与衬底（内(nei)连线(xian)也体现出自(zi)感。在现代的封装(zhuang)中，一(yi)般选用将管芯经过导电树(shu)脂直接固定(ding)在接地(di)金属层(ceng)上，并与几个(ge)接地(di)的封装(zhuang)引脚相连，以充沛减(jian)小衬底的噪声，消除衬底连线(xian)的自(zi)感。

输入信号(hao)有时也(ye)(ye)会(hui)遭到(dao)引线自感的(de)影响(xiang)，首要体现在对信号(hao)高频成分的(de)衰减上，也(ye)(ye)会(hui)表现在瞬态波形中会(hui)发作严(yan)重的(de)阻尼振(zhen)荡，然后影响(xiang)信号(hao)的(de)安稳。

互感

内引(yin)线和外引(yin)线上的瓦感会把一(yi)些噪声(sheng)耦合到灵敏信号中，然后对信号发(fa)作影响，关(guan)于(yu)模(mo)仿电(dian)源和模(mo)仿输(shu)入都(dou)易受数字电(dian)源的噪声(sheng)或(huo)时(shi)钟(zhong)线的跳变等影响，此时(shi)有必(bi)要对焊盘结构和位置进行认真(zhen)的规划，以减(jian)小互感的影响。

减(jian)小(xiao)互感的(de)办法首要有两种：一(yi)是使引线衔接时相互笔直(zhi)；二是在(zai)灵(ling)敏信号的(de)内引线之间刺(ci)进相对安稳的(de)地(di)线或电源线。当然关于多个并联线，也可规(gui)划成被(bei)地(di)线包围，以(yi)减(jian)小(xiao)互感效应，以(yi)至(zhi)于忽略(lve)不计。

同理，在(zai)(zai)地图(tu)规划时也可减小互(hu)感(gan)，即在(zai)(zai)布线时把两条电(dian)流方向相(xiang)反的(de)引线并(bing)排(pai)在(zai)(zai)一起，就可利用(yong)互(hu)感(gan)来减小自感(gan)。所以在(zai)(zai)规划焊盘结(jie)构时应充沛(pei)利用(yong)这个(ge)性(xing)质。

别的(de)(de)每(mei)个外(wai)引(yin)线(xian)(xian)对地都存在寄生电(dian)(dian)容(rong)，即所谓的(de)(de)自感(gan)和(he)互感(gan)电(dian)(dian)容(rong)，这(zhei)可能(neng)会约束电(dian)(dian)路的(de)(de)输(shu)入带宽或许添加前一级的(de)(de)负(fu)载。更重要的(de)(de)是，这(zhei)一电(dian)(dian)容(rong)与(yu)内(nei)引(yin)线(xian)(xian)、外(wai)引(yin)线(xian)(xian)上的(de)(de)总(zong)电(dian)(dian)感(gan)将发作必定的(de)(de)谐振频率，这(zhei)一频率能(neng)够被电(dian)(dian)路中不同的(de)(de)瞬(shun)态电(dian)(dian)流(liu)所鼓励。因为内(nei)引(yin)线(xian)(xian)和(he)外(wai)引(yin)线(xian)(xian)的(de)(de)串联

电(dian)阻较小，因而其(qi)品质因数(Q)很大，这会引(yin)起强烈的谐(xie)振(zhen)，然后显(xian)著(zhu)地扩大了噪(zao)声。外引(yin)线之间的电(dian)容会导致(zhi)线问的附加耦(ou)合，这也有必要包含在(zai)仿真(zhen)中。

联系方(fang)式(shi)：邹先生

联系电话：0755-83888366-8022

手机(ji)：18123972950

QQ：2880195519

联系地址：深(shen)圳市福田区(qu)车公庙天安(an)数(shu)码城(cheng)天吉大(da)厦CD座5C1

关(guan)注KIA半(ban)导体(ti)工程(cheng)专(zhuan)辑(ji)请搜微信号:“KIA半(ban)导体(ti)”或点击本文(wen)下方图片扫一扫进入(ru)官(guan)方微信“关(guan)注”

长按二维码识别关注