MOSFET工(gong)作原理(li)-MOSFET驱动(dong)器解析(xi)-MOSFET功率(lv)参(can)数大全-KIA MOS管
信息来源：本站(zhan) 日期：2018-05-30
MOSFET的(de)原意是：MOS（Metal Oxide Semiconductor金属(shu)氧(yang)化物半导体(ti)），FET（Field Effect Transistor场(chang)效(xiao)应(ying)晶(jing)体(ti)管），即以金属(shu)层（M）的(de)栅极隔着氧(yang)化层（O）利用电场(chang)的(de)效(xiao)应(ying)来控制半导体(ti)（S）的(de)场(chang)效(xiao)应(ying)晶(jing)体(ti)管。
功(gong)率(lv)场(chang)效应(ying)晶体管(guan)也分为(wei)结型(xing)(xing)和绝缘栅型(xing)(xing),但通(tong)常主要指绝缘栅型(xing)(xing)中的MOS型(xing)(xing)（Metal Oxide Semiconductor FET）,简(jian)称功(gong)率(lv)MOSFET（Power MOSFET）。结型(xing)(xing)功(gong)率(lv)场(chang)效应(ying)晶体管(guan)一般称作静电(dian)感应(ying)晶体管(guan)（Static Induction Transistor——SIT）。其(qi)特点是用(yong)栅极电(dian)压(ya)来控制漏极电(dian)流，驱动电(dian)路简(jian)单，需(xu)要的驱动功(gong)率(lv)小(xiao)，开关速度快，工作频率(lv)高，热(re)稳定性优于GTR， 但其(qi)电(dian)流容量小(xiao)，耐压(ya)低，一般只适用(yong)于功(gong)率(lv)不超过10kW的电(dian)力电(dian)子(zi)装(zhuang)置(zhi)。
功率MOSFET的(de)种类：按导(dao)(dao)电沟(gou)(gou)道(dao)(dao)可(ke)分(fen)为P沟(gou)(gou)道(dao)(dao)和N沟(gou)(gou)道(dao)(dao)。按栅(zha)(zha)极(ji)电压(ya)幅值可(ke)分(fen)为；耗尽型(xing)；当栅(zha)(zha)极(ji)电压(ya)为零(ling)时漏源极(ji)之间就存在导(dao)(dao)电沟(gou)(gou)道(dao)(dao)，增强型(xing)；对于N（P）沟(gou)(gou)道(dao)(dao)器件，栅(zha)(zha)极(ji)电压(ya)大于（小(xiao)于）零(ling)时才存在导(dao)(dao)电沟(gou)(gou)道(dao)(dao)，功率MOSFET主(zhu)要是N沟(gou)(gou)道(dao)(dao)增强型(xing)。
功(gong)(gong)(gong)率MOSFET的(de)内部结构和电(dian)(dian)气符号(hao)如图1所示；其(qi)导(dao)(dao)通时只有一种极(ji)性(xing)的(de)载流子(zi)（多子(zi)）参与导(dao)(dao)电(dian)(dian)，是单极(ji)型晶体管(guan)。导(dao)(dao)电(dian)(dian)机理与小(xiao)功(gong)(gong)(gong)率mos管(guan)相同，但 结构上有较大区别，小(xiao)功(gong)(gong)(gong)率MOSFET管(guan)是横(heng)向导(dao)(dao)电(dian)(dian)器(qi)(qi)件(jian)，功(gong)(gong)(gong)率MOSFET大都采用垂直导(dao)(dao)电(dian)(dian)结构，又称为VMOSFET（Vertical MOSFET），大大提高了MOSFET器(qi)(qi)件(jian)的(de)耐压和耐电(dian)(dian)流能力。
按垂直(zhi)导(dao)电(dian)结(jie)构的差异，又分为利用V型槽实现垂直(zhi)导(dao)电(dian)的VVMOSFET和具有垂直(zhi)导(dao)电(dian)双(shuang)扩散MOS结(jie)构的VDMOSFET（Vertical Double-diffused MOSFET），本文(wen)主要以VDMOS器件为例进行讨论。
功率MOSFET为(wei)多元(yuan)集成结构，如国际整流(liu)器(qi)公司(si)（International Rectifier）的HEXFET采用了(le)六(liu)边形单元(yuan)；西门(men)子公司(si)（Siemens）的SIPMOSFET采用了(le)正(zheng)方形单元(yuan)；摩托罗拉公司(si) （Motorola）的TMOS采用了(le)矩形单元(yuan)按“品”字形排列。
截(jie)止(zhi)：漏(lou)源(yuan)极间加正电(dian)源(yuan)，栅源(yuan)极间电(dian)压为零。P基区与(yu)N漂移区之间形成的PN结J1反偏，漏(lou)源(yuan)极之间无电(dian)流流过。
导(dao)电：在栅源极(ji)(ji)(ji)间加正电压UGS，栅极(ji)(ji)(ji)是(shi)绝缘的(de)，所以(yi)不会(hui)(hui)有栅极(ji)(ji)(ji)电流流过。但栅极(ji)(ji)(ji)的(de)正电压会(hui)(hui)将其下面(mian)P区中(zhong)(zhong)的(de)空穴推开(kai)，而将P区中(zhong)(zhong)的(de)少子—电子吸引(yin)到(dao)栅极(ji)(ji)(ji)下面(mian)的(de)P区表面(mian)
当UGS大于UT（开启电(dian)压(ya)或(huo)阈(yu)值(zhi)电(dian)压(ya)）时，栅极下P区(qu)表面的电(dian)子浓度将超过(guo)空(kong)穴浓度，使P型(xing)半(ban)导体反(fan)型(xing)成N型(xing)而(er)成为(wei)反(fan)型(xing)层，该反(fan)型(xing)层形成N沟道(dao)而(er)使PN结J1消失，漏极和(he)源极导电(dian)。
第一部分 最大额定参数
最大(da)额定参数，所(suo)有数值取得条件(Ta=25℃)
VDSS 最大漏-源电压
在栅源(yuan)短接(jie)，漏(lou)-源(yuan)额定电(dian)压(ya)(VDSS)是指漏(lou)-源(yuan)未(wei)发生雪(xue)崩击穿前所(suo)能(neng)施加的(de)(de)最大电(dian)压(ya)。根据温度的(de)(de)不同，实(shi)际雪(xue)崩击穿电(dian)压(ya)可(ke)能(neng)低于(yu)额定VDSS。关于(yu)V(BR)DSS的(de)(de)详细描述请参见(jian)静电(dian)学特性(xing).
VGS 最大栅源电压
VGS额(e)(e)定(ding)电压是(shi)栅(zha)源两(liang)极间可(ke)以(yi)施加的(de)(de)最大电压。设定(ding)该额(e)(e)定(ding)电压的(de)(de)主要(yao)目(mu)的(de)(de)是(shi)防止电压过高导致(zhi)的(de)(de)栅(zha)氧化层损伤(shang)。实际栅(zha)氧化层可(ke)承(cheng)受的(de)(de)电压远(yuan)高于额(e)(e)定(ding)电压，但是(shi)会(hui)随(sui)制造工艺的(de)(de)不同而改(gai)变，因此保持VGS在额(e)(e)定(ding)电压以(yi)内可(ke)以(yi)保证应(ying)用的(de)(de)可(ke)靠性。
ID - 连续漏电流
ID定义为芯片(pian)在最大(da)额(e)定结温(wen)(wen)TJ(max)下，管表面温(wen)(wen)度(du)在25℃或者更高(gao)温(wen)(wen)度(du)下，可(ke)允许的(de)最大(da)连续直(zhi)流(liu)电流(liu)。该参数为结与管壳(qiao)(qiao)之间额(e)定热阻RθJC和管壳(qiao)(qiao)温(wen)(wen)度(du)的(de)函数：
ID中并不包(bao)含(han)开关损(sun)耗(hao)，并且实际使(shi)用时保持管(guan)表面(mian)温度(du)在25℃（Tcase）也很难(nan)。因此，硬(ying)开关应用中实际开关电流通常(chang)小于(yu)ID 额(e)定(ding)值@ TC = 25℃的一半(ban)，通常(chang)在1/3～1/4。补(bu)充，如果采用热阻JA的话(hua)可以估算出(chu)特定(ding)温度(du)下的ID，这个值更有现实意(yi)义(yi)。
IDM -脉冲漏极电流
该(gai)参数反(fan)映(ying)了器件(jian)可(ke)以处(chu)理的脉(mai)(mai)冲(chong)电(dian)(dian)流(liu)的高低(di)，脉(mai)(mai)冲(chong)电(dian)(dian)流(liu)要远高于(yu)连续的直(zhi)流(liu)电(dian)(dian)流(liu)。定(ding)(ding)义IDM的目(mu)的在于(yu)：线的欧姆区(qu)(qu)。对于(yu)一定(ding)(ding)的栅-源(yuan)电(dian)(dian)压(ya)(ya)(ya)，MOSFET导通(tong)后(hou)，存在最(zui)大(da)的漏极(ji)电(dian)(dian)流(liu)。如图所示，对于(yu)给(ji)定(ding)(ding)的一个栅-源(yuan)电(dian)(dian)压(ya)(ya)(ya)，如果工作(zuo)(zuo)点位于(yu)线性区(qu)(qu)域内，漏极(ji)电(dian)(dian)流(liu)的增大(da)会提高漏-源(yuan)电(dian)(dian)压(ya)(ya)(ya)，由(you)此(ci)增大(da)导通(tong)损耗。长时(shi)间工作(zuo)(zuo)在大(da)功率之下(xia)，将(jiang)导致器件(jian)失效(xiao)。因此(ci)，在典型(xing)栅极(ji)驱动(dong)电(dian)(dian)压(ya)(ya)(ya)下(xia)，需(xu)要将(jiang)额定(ding)(ding)IDM设定(ding)(ding)在区(qu)(qu)域之下(xia)。区(qu)(qu)域的分界点在Vgs和曲(qu)线相交点。
因(yin)此(ci)需要(yao)设定电(dian)流密度上(shang)限，防止(zhi)芯片温(wen)度过高(gao)而(er)(er)烧毁。这本质上(shang)是为了防止(zhi)过高(gao)电(dian)流流经封装(zhuang)引线(xian)，因(yin)为在某些情况下，整(zheng)个芯片上(shang)最“薄弱(ruo)的连接(jie)”不是芯片，而(er)(er)是封装(zhuang)引线(xian)。
考(kao)虑到热(re)(re)效(xiao)应对(dui)于(yu)IDM的(de)限制，温(wen)度的(de)升高(gao)依赖于(yu)脉(mai)(mai)冲宽度，脉(mai)(mai)冲间(jian)的(de)时(shi)间(jian)间(jian)隔，散(san)热(re)(re)状(zhuang)况(kuang)(kuang)，RDS(on)以及(ji)脉(mai)(mai)冲电(dian)流(liu)的(de)波形和幅度。单纯满足脉(mai)(mai)冲电(dian)流(liu)不(bu)(bu)超出(chu)IDM上限并不(bu)(bu)能(neng)保证结(jie)温(wen)不(bu)(bu)超过(guo)最(zui)大允许值。可以参考(kao)热(re)(re)性能(neng)与机械性能(neng)中关于(yu)瞬时(shi)热(re)(re)阻的(de)讨论(lun)，来估计脉(mai)(mai)冲电(dian)流(liu)下结(jie)温(wen)的(de)情况(kuang)(kuang)。
PD -容许沟道总功耗
容许沟道总(zong)功耗标定(ding)了器件(jian)可以消散(san)的最大(da)功耗，可以表示为最大(da)结(jie)温和管(guan)壳温度为25℃时(shi)热阻的函数。
TJ, TSTG-工作温度(du)和存储环境(jing)温度(du)的范围(wei)
这两个(ge)参数标(biao)定了器件工(gong)作(zuo)和(he)存储环境所允许的结温区间。设定这样(yang)的温度范(fan)围是为了满(man)足器件最短工(gong)作(zuo)寿命的要求。如果确保(bao)器件工(gong)作(zuo)在这个(ge)温度区间内，将极大地延(yan)长其工(gong)作(zuo)寿命。
EAS-单脉冲雪崩击穿能量
如果电(dian)压(ya)过(guo)冲(chong)值(通常由于漏电(dian)流和杂散(san)电(dian)感造成(cheng))未超过(guo)击穿(chuan)电(dian)压(ya)，则器件(jian)(jian)不会(hui)发生(sheng)雪(xue)崩击穿(chuan)，因(yin)此也(ye)就不需要(yao)消(xiao)散(san)雪(xue)崩击穿(chuan)的能力。雪(xue)崩击穿(chuan)能量标定了器件(jian)(jian)可以容忍的瞬时过(guo)冲(chong)电(dian)压(ya)的安全值，其(qi)依赖于雪(xue)崩击穿(chuan)需要(yao)消(xiao)散(san)的能量。
定义额(e)定雪崩击穿能量的器件通常也会定义额(e)定EAS。额(e)定雪崩击穿能量与额(e)定UIS具(ju)有相似的意义。EAS标定了器件可(ke)以安全吸(xi)收反向雪崩击穿能量的高低。
L是电(dian)(dian)感(gan)(gan)值，iD为电(dian)(dian)感(gan)(gan)上(shang)(shang)(shang)流(liu)过的(de)(de)电(dian)(dian)流(liu)峰值，其会突然转(zhuan)换为测量器件(jian)(jian)的(de)(de)漏(lou)极电(dian)(dian)流(liu)。电(dian)(dian)感(gan)(gan)上(shang)(shang)(shang)产(chan)生的(de)(de)电(dian)(dian)压超(chao)过MOSFET击(ji)穿电(dian)(dian)压后，将(jiang)导致雪崩击(ji)穿。雪崩击(ji)穿发生时，即(ji)使 MOSFET处于关(guan)断(duan)状态(tai)，电(dian)(dian)感(gan)(gan)上(shang)(shang)(shang)的(de)(de)电(dian)(dian)流(liu)同(tong)样会流(liu)过MOSFET器件(jian)(jian)。电(dian)(dian)感(gan)(gan)上(shang)(shang)(shang)所储存的(de)(de)能量与杂散电(dian)(dian)感(gan)(gan)上(shang)(shang)(shang)存储，由MOSFET消散的(de)(de)能量类似。
MOSFET并联(lian)后(hou)，不同器(qi)件之间的击穿(chuan)电压很难完(wan)全(quan)相同。通常情况(kuang)是(shi)：某个器(qi)件率先发生雪崩(beng)击穿(chuan)，随(sui)后(hou)所有的雪崩(beng)击穿(chuan)电流(能量)都从该(gai)器(qi)件流过。
EAR -重复雪崩能量
重复(fu)雪崩能(neng)量(liang)已经成(cheng)为“工业标准”，但(dan)是(shi)在没有设定(ding)频率(lv)，其它(ta)损耗以(yi)及冷却量(liang)的情况下，该(gai)参数(shu)没有任何意义。散热(冷却)状况经常制约着重复(fu)雪崩能(neng)量(liang)。对于雪崩击(ji)穿所产生的能(neng)量(liang)高低也很难预测。
额定EAR的(de)(de)真(zhen)实(shi)(shi)意义在(zai)于标定了器(qi)件(jian)(jian)所能承受的(de)(de)反复雪崩(beng)击穿能量。该定义的(de)(de)前提条件(jian)(jian)是：不对频率(lv)做任何(he)限制，从而器(qi)件(jian)(jian)不会过热(re)，这对于任何(he)可能发(fa)生雪崩(beng)击穿的(de)(de)器(qi)件(jian)(jian)都是现实(shi)(shi)的(de)(de)。在(zai)验证器(qi)件(jian)(jian)设计的(de)(de)过程中(zhong)，最好可以测量处于工作状态的(de)(de)器(qi)件(jian)(jian)或者热(re)沉的(de)(de)温度，来观察MOSFET器(qi)件(jian)(jian)是否(fou)存(cun)在(zai)过热(re)情(qing)况，特别是对于可能发(fa)生雪崩(beng)击穿的(de)(de)器(qi)件(jian)(jian)。
IAR - 雪崩击穿电流
对于(yu)某些器件，雪(xue)崩击(ji)穿(chuan)过程中芯片上电流集边(bian)的(de)倾向要求对雪(xue)崩电流IAR进行限制(zhi)。这样，雪(xue)崩电流变成雪(xue)崩击(ji)穿(chuan)能量规(gui)格的(de)“精细阐(chan)述(shu)”；其揭示了器件真正的(de)能力(li)。
第二部分 静态电特性
V(BR)DSS：漏-源击穿电压(破坏电压)
V(BR)DSS（有时(shi)候叫做BVDSS）是指在特定的(de)温度和栅源短接情(qing)况下，流过(guo)漏(lou)(lou)极电流达到一(yi)个特定值时(shi)的(de)漏(lou)(lou)源电压。这种情(qing)况下的(de)漏(lou)(lou)源电压为(wei)雪(xue)崩击穿电压。
V(BR)DSS是正温(wen)度(du)系数，温(wen)度(du)低时(shi)V(BR)DSS小于25℃时(shi)的(de)漏(lou)(lou)源电(dian)(dian)压的(de)最大额(e)定(ding)值。在(zai)-50℃, V(BR)DSS大约是25℃时(shi)最大漏(lou)(lou)源额(e)定(ding)电(dian)(dian)压的(de)90%。
VGS(th)，VGS(off)：阈值电压
VGS(th)是指(zhi)加(jia)的(de)栅源(yuan)(yuan)电(dian)(dian)压(ya)(ya)(ya)能使漏极开(kai)始(shi)有电(dian)(dian)流(liu)，或(huo)关断(duan)MOSFET时电(dian)(dian)流(liu)消失时的(de)电(dian)(dian)压(ya)(ya)(ya)，测试的(de)条件(jian)（漏极电(dian)(dian)流(liu)，漏源(yuan)(yuan)电(dian)(dian)压(ya)(ya)(ya)，结温）也(ye)是有规格的(de)。正常情况下(xia)，所有的(de)MOS栅极器件(jian)的(de)阈值电(dian)(dian)压(ya)(ya)(ya)都会(hui)有所不同(tong)。因(yin)此，VGS(th)的(de)变化(hua)范围是规定好的(de)。VGS(th)是负(fu)温度(du)系数，当温度(du)上升时，MOSFET将会(hui)在比较低的(de)栅源(yuan)(yuan)电(dian)(dian)压(ya)(ya)(ya)下(xia)开(kai)启(qi)。
RDS(on)：导通电阻
RDS(on)是指在特定的(de)漏电(dian)流（通常为ID电(dian)流的(de)一半）、栅源电(dian)压和(he)25℃的(de)情(qing)况下(xia)测得(de)的(de)漏-源电(dian)阻(zu)。
IDSS：零栅压漏极电流
IDSS是指在当(dang)栅源(yuan)电压(ya)为零(ling)时(shi)，在特定(ding)的(de)(de)漏源(yuan)电压(ya)下的(de)(de)漏源(yuan)之间泄(xie)漏电流(liu)(liu)。既(ji)然泄(xie)漏电流(liu)(liu)随着(zhe)温度的(de)(de)增加而增大，IDSS在室温和高温下都有规(gui)定(ding)。漏电流(liu)(liu)造成(cheng)的(de)(de)功(gong)耗(hao)可以用IDSS乘以漏源(yuan)之间的(de)(de)电压(ya)计算，通常这(zhei)部分功(gong)耗(hao)可以忽略不(bu)计。
IGSS ―栅源漏电流
IGSS是(shi)指在特定的(de)栅源电(dian)(dian)压情(qing)况下流过栅极(ji)的(de)漏电(dian)(dian)流。
第三部分 动态电特性
Ciss ：输入电容
将(jiang)漏源短接(jie)，用交流(liu)信(xin)号测得的栅(zha)(zha)(zha)极(ji)和源极(ji)之间(jian)的电(dian)容就是(shi)输入电(dian)容。Ciss是(shi)由栅(zha)(zha)(zha)漏电(dian)容Cgd和栅(zha)(zha)(zha)源电(dian)容Cgs并联而成(cheng)，或者(zhe)Ciss = Cgs +Cgd。当输入电(dian)容充(chong)电(dian)致(zhi)阈值(zhi)电(dian)压时(shi)器(qi)件(jian)才能开(kai)启，放电(dian)致(zhi)一(yi)定值(zhi)时(shi)器(qi)件(jian)才可以关断。因此驱动(dong)电(dian)路和Ciss对器(qi)件(jian)的开(kai)启和关断延时(shi)有着直(zhi)接(jie)的影响(xiang)。
Coss ：输出电容
将(jiang)栅源(yuan)(yuan)短(duan)接，用(yong)交流信(xin)号测得的漏极和源(yuan)(yuan)极之间的电(dian)(dian)(dian)容就是(shi)输(shu)出电(dian)(dian)(dian)容。Coss是(shi)由漏源(yuan)(yuan)电(dian)(dian)(dian)容Cds和栅漏电(dian)(dian)(dian)容Cgd并联而成，或者(zhe)Coss = Cds +Cgd对于软(ruan)开关的应(ying)用(yong)，Coss非常重要(yao)，因为它可能引起电(dian)(dian)(dian)路的谐(xie)振
Crss ：反向传输电容
在源极接地的(de)情况下，测得的(de)漏极和栅极之间的(de)电(dian)(dian)容(rong)(rong)为反(fan)向(xiang)传输(shu)电(dian)(dian)容(rong)(rong)。反(fan)向(xiang)传输(shu)电(dian)(dian)容(rong)(rong)等(deng)同(tong)于栅漏电(dian)(dian)容(rong)(rong)。Cres =Cgd，反(fan)向(xiang)传输(shu)电(dian)(dian)容(rong)(rong)也常叫做米勒电(dian)(dian)容(rong)(rong)，对(dui)于开关的(de)上(shang)升和下降时间来说是其中(zhong)一(yi)个(ge)重要的(de)参(can)数，他还(hai)影响这关断(duan)延(yan)时时间。电(dian)(dian)容(rong)(rong)随着(zhe)漏源电(dian)(dian)压的(de)增加而减小，尤其是输(shu)出(chu)电(dian)(dian)容(rong)(rong)和反(fan)向(xiang)传输(shu)电(dian)(dian)容(rong)(rong)。
Qgs, Qgd, 和 Qg ：栅电荷
栅(zha)电(dian)荷(he)值反应存储(chu)在端子间电(dian)容(rong)上的(de)电(dian)荷(he)，既然(ran)开关的(de)瞬间，电(dian)容(rong)上的(de)电(dian)荷(he)随电(dian)压的(de)变(bian)化(hua)而变(bian)化(hua)，所以(yi)设计栅(zha)驱动电(dian)路时经常(chang)要考虑栅(zha)电(dian)荷(he)的(de)影(ying)响(xiang)。
Qgs从(cong)0电(dian)荷开始到(dao)第一个(ge)拐点(dian)处，Qgd是从(cong)第一个(ge)拐点(dian)到(dao)第二个(ge)拐点(dian)之间部分(fen)（也叫做“米勒”电(dian)荷），Qg是从(cong)0点(dian)到(dao)vGS等于一个(ge)特(te)定的驱(qu)动电(dian)压的部分(fen)。
漏(lou)电(dian)(dian)流(liu)(liu)和(he)漏(lou)源(yuan)电(dian)(dian)压(ya)(ya)的(de)变化(hua)(hua)对(dui)(dui)栅(zha)电(dian)(dian)荷值(zhi)影(ying)响比(bi)较小(xiao)，而且(qie)栅(zha)电(dian)(dian)荷不随温度的(de)变化(hua)(hua)。测试条件是规定好的(de)。栅(zha)电(dian)(dian)荷的(de)曲(qu)(qu)线图体现在(zai)数据表中(zhong)，包括(kuo)固定漏(lou)电(dian)(dian)流(liu)(liu)和(he)变化(hua)(hua)漏(lou)源(yuan)电(dian)(dian)压(ya)(ya)情况(kuang)下所对(dui)(dui)应(ying)的(de)栅(zha)电(dian)(dian)荷变化(hua)(hua)曲(qu)(qu)线。在(zai)图中(zhong)平台电(dian)(dian)压(ya)(ya)VGS(pl)随着电(dian)(dian)流(liu)(liu)的(de)增大增加的(de)比(bi)较小(xiao)（随着电(dian)(dian)流(liu)(liu)的(de)降(jiang)低也(ye)会(hui)降(jiang)低）。平台电(dian)(dian)压(ya)(ya)也(ye)正比(bi)于阈(yu)值(zhi)电(dian)(dian)压(ya)(ya)，所以不同(tong)的(de)阈(yu)值(zhi)电(dian)(dian)压(ya)(ya)将会(hui)产生不同(tong)的(de)平台电(dian)(dian)压(ya)(ya)。
下(xia)面这个图更加详(xiang)细(xi)，应用一下(xia)：
td(on) ：导通延时时间
导通延时时间(jian)是(shi)从当栅源电压上升(sheng)(sheng)到(dao)10%栅驱动电压时到(dao)漏(lou)电流(liu)升(sheng)(sheng)到(dao)规定电流(liu)的10%时所经历的时间(jian)。
td(off) ：关断延时时间
关断延(yan)时时间是从(cong)当栅(zha)源电压下降到90%栅(zha)驱动电压时到漏电流降至规(gui)定电流的(de)(de)90%时所经历的(de)(de)时间。这显示(shi)电流传输到负载之前所经历的(de)(de)延(yan)迟(chi)。
tr ：上升时间
上(shang)升(sheng)时(shi)间是(shi)漏极电流从10%上(shang)升(sheng)到90%所(suo)经历(li)的(de)时(shi)间。
tf ：下降时间
下降时间是漏极电流从90%下降到(dao)10%所经(jing)历(li)的时间。
1.静态特性(xing)；其转移特性(xing)和输出(chu)特性(xing)如图2所示(shi)。
漏极(ji)电流ID和栅(zha)源间(jian)电压(ya)UGS的(de)关(guan)系(xi)(xi)称为MOSFET的(de)转(zhuan)移(yi)特性，ID较大时，ID与UGS的(de)关(guan)系(xi)(xi)近似(si)线性，曲线的(de)斜率(lv)定义为跨(kua)导Gfs
MOSFET的漏(lou)极伏安特性(xing)（输(shu)出特性(xing)）：截止(zhi)(zhi)区（对(dui)应于(yu)GTR的截止(zhi)(zhi)区）；饱和(he)区（对(dui)应于(yu)GTR的放大区）；非饱和(he)区（对(dui)应于(yu)GTR的饱和(he)区）。电(dian)(dian)力 MOSFET工作在开关状态(tai)，即在截止(zhi)(zhi)区和(he)非饱和(he)区之(zhi)间(jian)来回转换。电(dian)(dian)力MOSFET漏(lou)源极之(zhi)间(jian)有(you)寄生(sheng)二极管，漏(lou)源极间(jian)加反向(xiang)电(dian)(dian)压时(shi)(shi)器件导(dao)通(tong)。电(dian)(dian)力 MOSFET的通(tong)态(tai)电(dian)(dian)阻具有(you)正温度系数，对(dui)器件并联时(shi)(shi)的均流有(you)利。
2.动态特性(xing)；其测试电路和(he)开关过程波形(xing)如图(tu)3所示。
开(kai)通过(guo)程；开(kai)通延迟时(shi)间td(on) —up前沿时(shi)刻(ke)到uGS=UT并(bing)开(kai)始出现(xian)iD的时(shi)刻(ke)间的时(shi)间段；
上升(sheng)时间(jian)tr— uGS从(cong)uT上升(sheng)到MOSFET进入非(fei)饱和区(qu)的栅压UGSP的时间(jian)段；
iD稳(wen)态(tai)值由漏极电(dian)源电(dian)压(ya)UE和(he)漏极负载电(dian)阻决定。UGSP的(de)大小和(he)iD的(de)稳(wen)态(tai)值有关，UGS达到(dao)UGSP后，在up作(zuo)用下继续升高直至达到(dao)稳(wen)态(tai)，但iD已不变。
开(kai)通(tong)时(shi)(shi)间(jian)(jian)ton—开(kai)通(tong)延迟(chi)时(shi)(shi)间(jian)(jian)与上升时(shi)(shi)间(jian)(jian)之和。
关断延迟(chi)时间(jian)td(off) —up下降到零起，Cin通过Rs和RG放电，uGS按指数(shu)曲线下降到UGSP时，iD开始(shi)减小为零的时间(jian)段。
下降时间tf— uGS从UGSP继续下降起，iD减小，到uGS
关断(duan)时(shi)间(jian)toff—关断(duan)延(yan)迟时(shi)间(jian)和(he)下降时(shi)间(jian)之(zhi)和(he)。
一(yi)般来(lai)(lai)讲,三极管(guan)是(shi)(shi)电流驱(qu)动的(de)(de)(de),MOSFET是(shi)(shi)电压(ya)驱(qu)动的(de)(de)(de),因为我是(shi)(shi)用(yong)CPLD来(lai)(lai)驱(qu)动这(zhei)个(ge)开关(guan),所以选(xuan)择了(le)用(yong)MOSFET做(zuo),这(zhei)样也可(ke)以节省系(xi)统功耗吧,在(zai)做(zuo)开关(guan)管(guan)时(shi)有一(yi)个(ge)必须注意(yi)的(de)(de)(de)事项就是(shi)(shi)输入(ru)和输入(ru)两端间的(de)(de)(de)管(guan)压(ya)降(jiang)问(wen)题(ti),比如(ru)一(yi)个(ge)5V的(de)(de)(de)电源,经(jing)(jing)(jing)过管(guan)子(zi)后可(ke)能(neng)(neng)变(bian)为了(le)4.5V,这(zhei)时(shi)候要(yao)考虑负载(zai)能(neng)(neng)不能(neng)(neng)接受了(le),我曾经(jing)(jing)(jing)遇(yu)到(dao)过这(zhei)样的(de)(de)(de)问(wen)题(ti)就是(shi)(shi)负载(zai)的(de)(de)(de)最小工作(zuo)电压(ya)就是(shi)(shi)5V了(le),经(jing)(jing)(jing)过管(guan)子(zi)后发现系(xi)统工作(zuo)不起来(lai)(lai),后来(lai)(lai)才想起来(lai)(lai)管(guan)子(zi)上占了(le)一(yi)部分压(ya)降(jiang)了(le),类似的(de)(de)(de)问(wen)题(ti)还有在(zai)使用(yong)二极管(guan)的(de)(de)(de)时(shi)候(尤其是(shi)(shi)做(zuo)电压(ya)反接保护(hu)时(shi))也要(yao)注意(yi)管(guan)子(zi)的(de)(de)(de)压(ya)降(jiang)问(wen)题(ti)。
开关电路原则
a. BJT三极管只(zhi)要发射极e 对电源短路 就是(shi)电子开(kai)关用(yong)法
N管(guan) 发射极E 对电源(yuan)负极短路. (搭(da)铁) 低边开(kai)关 ;b-e 正向电流 饱和导通
P管 发射极(ji)(ji)E 对电源正极(ji)(ji)短(duan)路.高(gao)边开关(guan) ;b-e 反向电流 饱和导(dao)通
b. FET场效(xiao)应管MOSFET 只要源极S 对电(dian)源短路(lu) 就是电(dian)子(zi)开关用法
N管 源(yuan)极(ji)S 对电源(yuan)负(fu)极(ji)短(duan)路. (搭铁) 低边开关;栅-源(yuan) 正向电压(ya) 导通
P管 源(yuan)极(ji)(ji)S 对电源(yuan)正极(ji)(ji)短路(lu). 高边(bian)开关 ;栅-源(yuan) 反向电压 导通(tong)
总结:
低边开(kai)关用 NPN 管(guan)
高边开关用 PNP 管
三极管 b-e 必须有大于 C-E 饱和导通的电流
场效应管理论上栅-源有(you)大(da)于 漏-源导通条件的(de)电压就好
假如(ru)原(yuan)来用 NPN 三极(ji)管作 ECU 氧传感器 加热电源(yuan)控制低边开关
则(ze)直接用(yong) N-Channel 场(chang)效应管代换 ;或看情况修改 下(xia)拉(la)或上拉(la)电(dian)阻
基极(ji)--栅极(ji)
集(ji)电极(ji)--漏极(ji)
发射极--源极
上(shang)面是在(zai)一个论坛上(shang)摘抄(chao)的(de),语(yu)言通俗,很实用(yong),
在需要(yao)电(dian)(dian)(dian)池(chi)供(gong)(gong)电(dian)(dian)(dian)的(de)便携(xie)式设(she)备中，有(you)的(de)电(dian)(dian)(dian)池(chi)充电(dian)(dian)(dian)是在系(xi)统(tong)(tong)充电(dian)(dian)(dian)，即充电(dian)(dian)(dian)时电(dian)(dian)(dian)池(chi)不用拔下来。另外为(wei)了节省功耗，需要(yao)在插(cha)入墙上(shang)适配(pei)(pei)器电(dian)(dian)(dian)源时，系(xi)统(tong)(tong)自动切(qie)(qie)换为(wei)适配(pei)(pei)器供(gong)(gong)电(dian)(dian)(dian)，断开(kai)电(dian)(dian)(dian)池(chi)与负载的(de)连接；如(ru)果(guo)拔掉适配(pei)(pei)器电(dian)(dian)(dian)源，系(xi)统(tong)(tong)自动切(qie)(qie)换为(wei)电(dian)(dian)(dian)池(chi)供(gong)(gong)电(dian)(dian)(dian)。本电(dian)(dian)(dian)路用一个(ge)PMOSFET构成这(zhei)种自动切(qie)(qie)换开(kai)关(guan)。
图中的(de)V_BATT表(biao)示电(dian)(dian)(dian)(dian)(dian)池电(dian)(dian)(dian)(dian)(dian)压(ya)，VIN_AC表(biao)示适配(pei)器(qi)电(dian)(dian)(dian)(dian)(dian)压(ya)。当插入适配(pei)器(qi)电(dian)(dian)(dian)(dian)(dian)源(yuan)(yuan)时，VIN_AC电(dian)(dian)(dian)(dian)(dian)压(ya)高于(yu)电(dian)(dian)(dian)(dian)(dian)池电(dian)(dian)(dian)(dian)(dian)压(ya)（否则(ze)适配(pei)器(qi)电(dian)(dian)(dian)(dian)(dian)源(yuan)(yuan)就不能对(dui)电(dian)(dian)(dian)(dian)(dian)池充电(dian)(dian)(dian)(dian)(dian)），Vgs>0,MOSFET截止，系统由适配(pei)器(qi)供(gong)电(dian)(dian)(dian)(dian)(dian)。拔去适配(pei)器(qi)电(dian)(dian)(dian)(dian)(dian)源(yuan)(yuan)，则(ze)栅极电(dian)(dian)(dian)(dian)(dian)压(ya)为零，而(er)与(yu)MOSFET封(feng)装在一体的(de)施特基(ji)二极管使(shi)源(yuan)(yuan)极电(dian)(dian)(dian)(dian)(dian)压(ya)近似(si)为电(dian)(dian)(dian)(dian)(dian)池电(dian)(dian)(dian)(dian)(dian)压(ya)，导(dao)致(zhi)Vgs小于(yu)Vgsth，MOSFET导(dao)通，从而(er)系统由电(dian)(dian)(dian)(dian)(dian)池供(gong)电(dian)(dian)(dian)(dian)(dian)。
开关(guan)电(dian)路图.
总结以上(shang)知识,在选(xuan)MOSFET开关时,首(shou)先选(xuan)MOS管的(de)(de)(de)VDS电(dian)压,和(he)其VGS开启电(dian)压,再(zai)就(jiu)是(shi)ID电(dian)流值是(shi)否(fou)满足系统需(xu)要(yao),然后再(zai)考虑封(feng)装了,功(gong)耗了,价格了之类次要(yao)一些的(de)(de)(de)因素(su)了,以上(shang)是(shi)用P沟道(dao)MOS管做的(de)(de)(de)例(li)子,N沟道(dao)的(de)(de)(de)其实也是(shi)基本(ben)上(shang)一样用的(de)(de)(de)
MOSFET的开关(guan)速(su)度和(he)Cin充放电有很(hen)大关(guan)系，使用者(zhe)无法降(jiang)低Cin， 但可(ke)(ke)降(jiang)低驱动电路(lu)内阻Rs减小时间(jian)常数，加快开关(guan)速(su)度，MOSFET只靠多(duo)子导电，不(bu)存(cun)在(zai)(zai)少子储存(cun)效应(ying)，因而(er)关(guan)断(duan)过程非常迅(xun)速(su)，开关(guan)时间(jian)在(zai)(zai)10— 100ns之间(jian)，工作频率可(ke)(ke)达100kHz以上，是主要电力电子器件中(zhong)最高的。
场控器件静(jing)态时(shi)几乎不需(xu)输入(ru)电(dian)流。但在(zai)开关过程中需(xu)对输入(ru)电(dian)容(rong)充放电(dian)，仍需(xu)一定的驱动(dong)功(gong)(gong)率(lv)。开关频率(lv)越高(gao)，所需(xu)要(yao)的驱动(dong)功(gong)(gong)率(lv)越大(da)。
在(zai)(zai)MOSFET器件应(ying)用时除了要考虑器件的电压(ya)、电流、频率(lv)外(wai)，还必须掌握在(zai)(zai)应(ying)用中如何(he)保护器件，不使器件在(zai)(zai)瞬(shun)态变(bian)化中受损害(hai)。当然晶(jing)闸管(guan)是(shi)两个双极(ji)型晶(jing)体管(guan)的组 合，又加(jia)上因大面(mian)积带来(lai)的大电容，所(suo)以其dv/dt能力是(shi)较为脆(cui)弱的。对di/dt来(lai)说(shuo)，它(ta)还存(cun)在(zai)(zai)一个导通区的扩展问题，所(suo)以也(ye)带来(lai)相当严格的限制。
功率MOSFET的(de)情况有很大(da)的(de)不(bu)同。它的(de)dv/dt及di/dt的(de)能(neng)力(li)常以(yi)(yi)(yi)每(mei)纳秒（而不(bu)是每(mei)微秒）的(de)能(neng)力(li)来估量。但尽管如此，它也存在动态性(xing)能(neng)的(de)限制(zhi)。这些(xie)我(wo)们可以(yi)(yi)(yi)从功率MOSFET的(de)基本结构来予以(yi)(yi)(yi)理解。
图(tu)4是功率MOSFET的结构和其(qi)相应的等效电路。除(chu)了器(qi)件的几乎每(mei)一部分存在电容以(yi)外，还必须考虑MOSFET还并(bing)联着一个(ge)二极管(guan)。同时从某个(ge)角(jiao)度 看(kan)、它还存在一个(ge)寄生(sheng)(sheng)晶体管(guan)。（就(jiu)像IGBT也寄生(sheng)(sheng)着一个(ge)晶闸管(guan)一样）。这(zhei)几个(ge)方面，是研(yan)究(jiu)MOSFET动态特性很(hen)重(zhong)要的因(yin)素。
首先(xian)MOSFET结(jie)构中所(suo)附带的(de)本征二极(ji)管(guan)具(ju)有(you)一(yi)(yi)定的(de)雪(xue)(xue)崩能(neng)(neng)力。通常用单(dan)(dan)次雪(xue)(xue)崩能(neng)(neng)力和重复(fu)雪(xue)(xue)崩能(neng)(neng)力来表(biao)达。当反向(xiang)(xiang)di/dt很(hen)大时(shi)，二极(ji)管(guan)会(hui)承受(shou)一(yi)(yi)个速 度非常快的(de)脉冲尖刺(ci)，它(ta)有(you)可(ke)能(neng)(neng)进入(ru)雪(xue)(xue)崩区(qu)，一(yi)(yi)旦(dan)超越其雪(xue)(xue)崩能(neng)(neng)力就(jiu)有(you)可(ke)能(neng)(neng)将器件(jian)(jian)损坏。作(zuo)为任一(yi)(yi)种(zhong)PN结(jie)二极(ji)管(guan)来说，仔细研究其动态特(te)性(xing)是相(xiang)(xiang)当复(fu)杂的(de)。它(ta)们和 我们一(yi)(yi)般理解PN结(jie)正(zheng)(zheng)向(xiang)(xiang)时(shi)导(dao)通反向(xiang)(xiang)时(shi)阻断的(de)简单(dan)(dan)概念很(hen)不相(xiang)(xiang)同。当电(dian)流迅速下降时(shi)，二极(ji)管(guan)有(you)一(yi)(yi)阶段失去反向(xiang)(xiang)阻断能(neng)(neng)力，即所(suo)谓反向(xiang)(xiang)恢复(fu)时(shi)间。PN结(jie)要(yao)求(qiu)迅速导(dao) 通时(shi)，也会(hui)有(you)一(yi)(yi)段时(shi)间并不显示很(hen)低的(de)电(dian)阻。在功率(lv)MOSFET中一(yi)(yi)旦(dan)二极(ji)管(guan)有(you)正(zheng)(zheng)向(xiang)(xiang)注(zhu)入(ru)，所(suo)注(zhu)入(ru)的(de)少(shao)数载(zai)流子也会(hui)增(zeng)加作(zuo)为多(duo)子器件(jian)(jian)的(de)MOSFET的(de)复(fu)杂性(xing)。
功率MOSFET的(de)设计过(guo)程(cheng)中(zhong)采(cai)取(qu)措施(shi)使其(qi)中(zhong)的(de)寄生(sheng)晶体管(guan)尽量不(bu)起(qi)(qi)作(zuo)用。在不(bu)同代功率MOSFET中(zhong)其(qi) 措施(shi)各有(you)不(bu)同，但总(zong)的(de)原则是(shi)使漏极下(xia)的(de)横向电(dian)阻RB尽量小。因为只有(you)在漏极N区(qu)下(xia)的(de)横向电(dian)阻流过(guo)足够(gou)电(dian)流为这个(ge)N区(qu)建(jian)立(li)正(zheng)偏的(de)条件时，寄生(sheng)的(de)双(shuang)极性晶闸管(guan) 才开始发难。然而在严(yan)峻的(de)动态条件下(xia)，因dv/dt通过(guo)相应(ying)电(dian)容引起(qi)(qi)的(de)横向电(dian)流有(you)可(ke)(ke)能(neng)足够(gou)大。此(ci)时这个(ge)寄生(sheng)的(de)双(shuang)极性晶体管(guan)就会起(qi)(qi)动，有(you)可(ke)(ke)能(neng)给MOSFET 带来损坏。所以考虑瞬态性能(neng)时对(dui)功率MOSFET器件内(nei)部的(de)各个(ge)电(dian)容（它是(shi)dv/dt的(de)通道）都必须(xu)予(yu)以注(zhu)意。
瞬态情(qing)况(kuang)是和(he)线路情(qing)况(kuang)密(mi)切相(xiang)关(guan)的，这方面(mian)在应(ying)用中(zhong)应(ying)给予足够重视(shi)。对器件要有深入(ru)了解，才能有利于理解和(he)分析相(xiang)应(ying)的问题(ti)。
在功(gong)率半导(dao)(dao)体器件(jian)中(zhong)，MOSFET以(yi)高速(su)、低开(kai)关损(sun)耗(hao)、低驱动损(sun)耗(hao)在各种(zhong)功(gong)率变换(huan)，特别是(shi)高频功(gong)率变换(huan)中(zhong)起(qi)着重要(yao)作用(yong)(yong)。在低压(ya)(ya)领域，MOSFET没有竞 争对手(shou)，但随着MOS的(de)耐(nai)压(ya)(ya)提高，导(dao)(dao)通电(dian)(dian)阻随之(zhi)以(yi)2.4-2.6次方(fang)增长，其(qi)增长速(su)度使(shi)MOSFET制造(zao)者和应(ying)用(yong)(yong)者不得不以(yi)数十倍的(de)幅度降低额定(ding)(ding)(ding)电(dian)(dian)流(liu)，以(yi) 折(zhe)中(zhong)额定(ding)(ding)(ding)电(dian)(dian)流(liu)、导(dao)(dao)通电(dian)(dian)阻和成本之(zhi)间的(de)矛盾。即便如此(ci)，高压(ya)(ya)MOSFET在额定(ding)(ding)(ding)结(jie)温(wen)下的(de)导(dao)(dao)通电(dian)(dian)阻产生的(de)导(dao)(dao)通压(ya)(ya)降仍居高不下，耐(nai)压(ya)(ya)500V以(yi)上(shang)的(de)MOSFET 的(de)额定(ding)(ding)(ding)结(jie)温(wen)、额定(ding)(ding)(ding)电(dian)(dian)流(liu)条件(jian)下的(de)导(dao)(dao)通电(dian)(dian)压(ya)(ya)很高，耐(nai)压(ya)(ya)800V以(yi)上(shang)的(de)导(dao)(dao)通电(dian)(dian)压(ya)(ya)高得惊人，导(dao)(dao)通损(sun)耗(hao)占MOSFET总损(sun)耗(hao)的(de)2/3-4/5，使(shi)应(ying)用(yong)(yong)受(shou)到极大限制。
不(bu)同耐(nai)压(ya)的(de)(de)(de)(de)(de)MOSFET，其导通(tong)电(dian)(dian)(dian)阻(zu)中各部(bu)分(fen)电(dian)(dian)(dian)阻(zu)比例分(fen)布也不(bu)同。如耐(nai)压(ya)30V的(de)(de)(de)(de)(de)MOSFET，其外(wai)延层(ceng)(ceng)电(dian)(dian)(dian)阻(zu)仅为 总导通(tong)电(dian)(dian)(dian)阻(zu)的(de)(de)(de)(de)(de)29%，耐(nai)压(ya)600V的(de)(de)(de)(de)(de)MOSFET的(de)(de)(de)(de)(de)外(wai)延层(ceng)(ceng)电(dian)(dian)(dian)阻(zu)则(ze)是总导通(tong)电(dian)(dian)(dian)阻(zu)的(de)(de)(de)(de)(de)96.5%。由此可以推断耐(nai)压(ya)800V的(de)(de)(de)(de)(de)MOSFET的(de)(de)(de)(de)(de)导通(tong)电(dian)(dian)(dian)阻(zu)将几乎被(bei)外(wai) 延层(ceng)(ceng)电(dian)(dian)(dian)阻(zu)占据。欲(yu)获得高阻(zu)断电(dian)(dian)(dian)压(ya)，就(jiu)必须采(cai)用高电(dian)(dian)(dian)阻(zu)率的(de)(de)(de)(de)(de)外(wai)延层(ceng)(ceng)，并(bing)增(zeng)厚。这就(jiu)是常(chang)规高压(ya)MOSFET结构所导致的(de)(de)(de)(de)(de)高导通(tong)电(dian)(dian)(dian)阻(zu)的(de)(de)(de)(de)(de)根本原因。
增(zeng)加管芯(xin)面(mian)积虽能降(jiang)低(di)导通电(dian)阻(zu)，但(dan)成本的(de)(de)提(ti)高(gao)所付(fu)出的(de)(de)代价是(shi)商业(ye)品(pin)所不允许的(de)(de)。引入(ru)少数载流(liu)子导电(dian)虽能降(jiang)低(di)导通压(ya)降(jiang)，但(dan)付(fu)出的(de)(de)代价是(shi)开关速度的(de)(de)降(jiang)低(di)并出现拖尾电(dian)流(liu)，开关损(sun)耗(hao)增(zeng)加，失去(qu)了MOSFET的(de)(de)高(gao)速的(de)(de)优点。
以(yi)(yi)上(shang)两种(zhong)(zhong)办法(fa)不能降低(di)高(gao)(gao)压MOSFET的(de)(de)导通(tong)(tong)电(dian)(dian)阻(zu)(zu)，所剩(sheng)的(de)(de)思(si)路就是如何将(jiang)阻(zu)(zu)断高(gao)(gao)电(dian)(dian)压的(de)(de)低(di)掺(chan)杂(za)、高(gao)(gao)电(dian)(dian)阻(zu)(zu)率(lv)区域和导电(dian)(dian)通(tong)(tong)道的(de)(de)高(gao)(gao)掺(chan)杂(za)、低(di)电(dian)(dian)阻(zu)(zu)率(lv)分开解决(jue)。如除 导通(tong)(tong)时低(di)掺(chan)杂(za)的(de)(de)高(gao)(gao)耐压外(wai)延(yan)层对导通(tong)(tong)电(dian)(dian)阻(zu)(zu)只能起增大作用外(wai)并无其他用途。这样，是否可(ke)以(yi)(yi)将(jiang)导电(dian)(dian)通(tong)(tong)道以(yi)(yi)高(gao)(gao)掺(chan)杂(za)较低(di)电(dian)(dian)阻(zu)(zu)率(lv)实(shi)现，而在(zai)MOSFET关(guan)断时，设法(fa)使 这个通(tong)(tong)道以(yi)(yi)某种(zhong)(zhong)方式(shi)夹(jia)断，使整个器件耐压仅取决(jue)于(yu)低(di)掺(chan)杂(za)的(de)(de)N-外(wai)延(yan)层。基于(yu)这种(zhong)(zhong)思(si)想，1988年INFINEON推出内建横向(xiang)(xiang)电(dian)(dian)场耐压为600V的(de)(de) COOLMOS，使这一想法(fa)得以(yi)(yi)实(shi)现。内建横向(xiang)(xiang)电(dian)(dian)场的(de)(de)高(gao)(gao)压MOSFET的(de)(de)剖面结构及高(gao)(gao)阻(zu)(zu)断电(dian)(dian)压低(di)导通(tong)(tong)电(dian)(dian)阻(zu)(zu)的(de)(de)示意图如图5所示。
与常规MOSFET结构(gou)不同，内建横(heng)向(xiang)电场(chang)的(de)(de)MOSFET嵌(qian)入(ru)垂(chui)(chui)(chui)直P区将垂(chui)(chui)(chui)直导电区域的(de)(de)N区夹在中间，使MOSFET关断时，垂(chui)(chui)(chui)直的(de)(de)P与N之(zhi)间建立横(heng)向(xiang)电场(chang)，并且垂(chui)(chui)(chui)直导电区域的(de)(de)N掺(chan)(chan)杂(za)浓(nong)度高(gao)于其外延区N-的(de)(de)掺(chan)(chan)杂(za)浓(nong)度。
当VGS＜VTH时，由于被电场反(fan)型(xing)而(er)产生(sheng)的N型(xing)导电沟道不能形成，并(bing)且(qie)D，S间(jian)加正电压(ya)，使(shi)MOSFET内(nei)部PN结反(fan)偏形成耗(hao)尽(jin)(jin)层，并(bing)将垂直导电的N 区耗(hao)尽(jin)(jin)。这个耗(hao)尽(jin)(jin)层具(ju)有(you)纵向高(gao)(gao)阻断(duan)电压(ya)，如(ru)图5（b）所示，这时器(qi)件的耐压(ya)取(qu)决于P与N-的耐压(ya)。因此N-的低掺(chan)杂、高(gao)(gao)电阻率是必(bi)需的。
当CGS＞VTH时(shi)，被(bei)电(dian)场反型而(er)产生(sheng)的N型导电(dian)沟(gou)道(dao)(dao)形成。源极(ji)区的电(dian)子通过导电(dian)沟(gou)道(dao)(dao)进入被(bei)耗尽的垂(chui)直的N区中和正电(dian)荷(he)，从而(er)恢复被(bei)耗尽的N型特(te)性，因(yin)此导电(dian)沟(gou)道(dao)(dao)形成。由于(yu)垂(chui)直N区具有较低的电(dian)阻率，因(yin)而(er)导通电(dian)阻较常规MOSFET将(jiang)明显降低。
通过以(yi)上分(fen)析可(ke)以(yi)看(kan)到：阻(zu)(zu)(zu)(zu)断(duan)电压与导通电阻(zu)(zu)(zu)(zu)分(fen)别在不同(tong)(tong)的(de)功(gong)能区(qu)域(yu)。将(jiang)阻(zu)(zu)(zu)(zu)断(duan)电压与导通电阻(zu)(zu)(zu)(zu)功(gong)能分(fen)开，解(jie)决了阻(zu)(zu)(zu)(zu)断(duan)电压与导通电阻(zu)(zu)(zu)(zu)的(de)矛盾，同(tong)(tong)时也(ye)将(jiang)阻(zu)(zu)(zu)(zu)断(duan)时的(de)表面PN结(jie)转(zhuan)化为掩埋PN结(jie)，在相同(tong)(tong)的(de)N-掺杂(za)浓度时，阻(zu)(zu)(zu)(zu)断(duan)电压还可(ke)进一步提(ti)高。
（1）导通电阻的降低
INFINEON的(de)内建横向电(dian)(dian)场的(de)MOSFET，耐压(ya)(ya)600V和(he)800V，与常规MOSFET器件(jian)相(xiang)比，相(xiang)同(tong)(tong)的(de)管芯面积(ji)，导(dao)通(tong)(tong)电(dian)(dian)阻分(fen)别下 降(jiang)(jiang)到(dao)(dao)常规MOSFET的(de)1/5， 1/10；相(xiang)同(tong)(tong)的(de)额定(ding)电(dian)(dian)流(liu)，导(dao)通(tong)(tong)电(dian)(dian)阻分(fen)别下降(jiang)(jiang)到(dao)(dao)1/2和(he)约1/3。在额定(ding)结温、额定(ding)电(dian)(dian)流(liu)条件(jian)下，导(dao)通(tong)(tong)电(dian)(dian)压(ya)(ya)分(fen)别从12.6V，19.1V下降(jiang)(jiang)到(dao)(dao) 6.07V，7.5V；导(dao)通(tong)(tong)损(sun)(sun)耗下降(jiang)(jiang)到(dao)(dao)常规MOSFET的(de)1/2和(he)1/3。由于导(dao)通(tong)(tong)损(sun)(sun)耗的(de)降(jiang)(jiang)低，发热(re)减少，器件(jian)相(xiang)对较凉，故(gu)称(cheng)COOLMOS。
（2）封装的减小和热阻的降低
相同额定电流的COOLMOS的管芯较常规MOSFET减小(xiao)到1/3和1/4，使封装减小(xiao)两个管壳规格(ge)。
由(you)于COOLMOS管芯(xin)厚度(du)仅为常规MOSFET的1/3，使(shi)(shi)TO-220封装RTHJC从(cong)常规1℃/W降到0.6℃/W；额定功率从(cong)125W上升(sheng)到208W，使(shi)(shi)管芯(xin)散(san)热能(neng)力提高(gao)。
（3）开关特性的改善
COOLMOS的(de)栅极电荷与(yu)开(kai)关(guan)(guan)参数均优于(yu)常规MOSFET，很明(ming)显，由(you)于(yu)QG，特别是QGD的(de)减少，使COOLMOS的(de)开(kai)关(guan)(guan)时间(jian)约(yue)为常 规MOSFET的(de)1/2；开(kai)关(guan)(guan)损耗降低约(yue)50%。关(guan)(guan)断时间(jian)的(de)下降也与(yu)COOLMOS内部低栅极电阻(＜1Ω＝有(you)关(guan)(guan)。
（4）抗雪崩击穿能力与SCSOA
目前(qian)，新型的(de)MOSFET无一例(li)外地具有(you)抗(kang)雪(xue)崩(beng)击穿能力(li)。COOLMOS同(tong)样具有(you)抗(kang)雪(xue)崩(beng)能力(li)。在相同(tong)额定电流 下，COOLMOS的(de)IAS与ID25℃相同(tong)。但(dan)由于管(guan)芯面积(ji)的(de)减小，IAS小于常规(gui)MOSFET，而(er)具有(you)相同(tong)管(guan)芯面积(ji)时，IAS和EAS则均大于常规(gui) MOSFET。
COOLMOS的(de)最大特点(dian)之一(yi)(yi)就是(shi)(shi)它(ta)具有短(duan)(duan)路(lu)(lu)(lu)安全(quan)工(gong)作区（SCSOA），而(er)常(chang)规MOS不具备这个特性。 COOLMOS的(de)SCSOA的(de)获得主要(yao)是(shi)(shi)由于(yu)转(zhuan)移特性的(de)变化和管芯热(re)阻(zu)降低。COOLMOS的(de)转(zhuan)移特性如图6所(suo)示。从图6可(ke)(ke)以看到(dao)，当VGS＞8V 时(shi)，COOLMOS的(de)漏极电(dian)流不再增加，呈恒(heng)流状态。特别是(shi)(shi)在(zai)(zai)结温升高时(shi)，恒(heng)流值下(xia)(xia)降，在(zai)(zai)最高结温时(shi)，约为ID25℃的(de)2倍(bei)，即正常(chang)工(gong)作电(dian)流的(de)3-3.5 倍(bei)。在(zai)(zai)短(duan)(duan)路(lu)(lu)(lu)状态下(xia)(xia)，漏极电(dian)流不会因栅极的(de)15V驱动电(dian)压(ya)(ya)而(er)上(shang)升到(dao)不可(ke)(ke)容(rong)忍的(de)十几(ji)倍(bei)的(de)ID25℃，使COOLMOS在(zai)(zai)短(duan)(duan)路(lu)(lu)(lu)时(shi)所(suo)耗散的(de)功率限制(zhi)在(zai)(zai) 350V×2ID25℃，尽(jin)可(ke)(ke)能地(di)减(jian)少短(duan)(duan)路(lu)(lu)(lu)时(shi)管芯发热(re)。管芯热(re)阻(zu)降低可(ke)(ke)使管芯产生的(de)热(re)量迅(xun)速地(di)散发到(dao)管壳(qiao)，抑制(zhi)了(le)管芯温度的(de)上(shang)升速度。因 此，COOLMOS可(ke)(ke)在(zai)(zai)正常(chang)栅极电(dian)压(ya)(ya)驱动，在(zai)(zai)0.6VDSS电(dian)源电(dian)压(ya)(ya)下(xia)(xia)承受10ΜS短(duan)(duan)路(lu)(lu)(lu)冲击，时(shi)间间隔(ge)大于(yu)1S，1000次不损(sun)坏，使COOLMOS可(ke)(ke)像 IGBT一(yi)(yi)样，在(zai)(zai)短(duan)(duan)路(lu)(lu)(lu)时(shi)得到(dao)有效的(de)保护。
600V、800V耐压(ya)的 COOLMOS的高温(wen)导通压(ya)降分别约(yue)6V，7.5V，关断损(sun)(sun)(sun)耗(hao)(hao)(hao)(hao)(hao)降低1/2，总(zong)损(sun)(sun)(sun)耗(hao)(hao)(hao)(hao)(hao)降低1/2以(yi)上，使总(zong)损(sun)(sun)(sun)耗(hao)(hao)(hao)(hao)(hao)为(wei)常(chang)规(gui)MOSFET的40%-50%。常(chang)规(gui) 600V耐压(ya)MOSFET导通损(sun)(sun)(sun)耗(hao)(hao)(hao)(hao)(hao)占总(zong)损(sun)(sun)(sun)耗(hao)(hao)(hao)(hao)(hao)约(yue)75%，对应相(xiang)同(tong)总(zong)损(sun)(sun)(sun)耗(hao)(hao)(hao)(hao)(hao)超高速IGBT的平衡点达160KHZ，其中开关损(sun)(sun)(sun)耗(hao)(hao)(hao)(hao)(hao)占约(yue)75%。由于COOLMOS 的总(zong)损(sun)(sun)(sun)耗(hao)(hao)(hao)(hao)(hao)降到(dao)(dao)常(chang)规(gui)MOSFET的40%-50%，对应的IGBT损(sun)(sun)(sun)耗(hao)(hao)(hao)(hao)(hao)平衡频率将(jiang)由160KHZ降到(dao)(dao)约(yue)40KHZ，增加了MOSFET在(zai)高压(ya)中的应用。
从(cong)以上讨论可(ke)(ke)(ke)见，新型高(gao)压(ya)(ya)(ya)MOSFET使(shi)(shi)长期(qi)困扰高(gao)压(ya)(ya)(ya)MOSFET的导通压(ya)(ya)(ya)降高(gao)的问题(ti)得到解决；可(ke)(ke)(ke)简(jian)化整(zheng)机设计，如散(san)热器件体积可(ke)(ke)(ke)减少到原40%左右；驱动电路、缓冲电路简(jian)化；具备抗(kang)雪崩(beng)击穿能力和抗(kang)短路能力；简(jian)化保护电路并(bing)使(shi)(shi)整(zheng)机可(ke)(ke)(ke)靠性(xing)得以提高(gao)。
功(gong)率(lv)MOSFET是电(dian)压型驱动器件，没有少数载流子的(de)存贮(zhu)效(xiao)应(ying)，输入(ru)(ru)阻抗高(gao)(gao)，因(yin)而开关速度可(ke)以很高(gao)(gao)，驱动功(gong)率(lv)小，电(dian)路简单(dan)。但功(gong)率(lv)MOSFET的(de)极间电(dian)容(rong)(rong)较大，输入(ru)(ru)电(dian)容(rong)(rong)CISS、输出电(dian)容(rong)(rong)COSS和反(fan)馈电(dian)容(rong)(rong)CRSS与极间电(dian)容(rong)(rong)的(de)关系可(ke)表述为：
功率MOSFET的(de)栅(zha)(zha)极(ji)输入端相当于一个容性(xing)网络，它的(de)工(gong)作速度与驱(qu)(qu)动(dong)(dong)源内(nei)阻抗有关。由于 CISS的(de)存(cun)在(zai)，静态时栅(zha)(zha)极(ji)驱(qu)(qu)动(dong)(dong)电(dian)流几乎为零(ling)，但在(zai)开(kai)(kai)通和(he)(he)关断(duan)动(dong)(dong)态过程中，仍(reng)需要一定(ding)的(de)驱(qu)(qu)动(dong)(dong)电(dian)流。假(jia)定(ding)开(kai)(kai)关管饱和(he)(he)导通需要的(de)栅(zha)(zha)极(ji)电(dian)压值为VGS，开(kai)(kai)关管的(de) 开(kai)(kai)通时间(jian)(jian)TON包括(kuo)开(kai)(kai)通延迟时间(jian)(jian)TD和(he)(he)上(shang)升(sheng)时间(jian)(jian)TR两部(bu)分(fen)。
开(kai)关管关断过(guo)程(cheng)中，CISS通过(guo)ROFF放电，COSS由RL充电，COSS较大，VDS（T）上升较慢(man)，随着VDS(T)上升较慢(man)，随着VDS（T）的升高COSS迅速减小至接(jie)近于零(ling)时，VDS（T）再迅速上升。
根据以上(shang)对(dui)功率(lv)MOSFET特(te)性的(de)(de)分析，其驱(qu)动通(tong)常要(yao)求：触(chu)(chu)发(fa)(fa)脉冲要(yao)具(ju)有足够快的(de)(de)上(shang)升和下降速度；②开通(tong)时以低(di)电(dian)阻(zu)力栅极电(dian)容充电(dian)，关断时为(wei)栅极提供低(di) 电(dian)阻(zu)放电(dian)回(hui)路，以提高功率(lv)MOSFET的(de)(de)开关速度；③为(wei)了使功率(lv)MOSFET可靠(kao)触(chu)(chu)发(fa)(fa)导通(tong)，触(chu)(chu)发(fa)(fa)脉冲电(dian)压(ya)应高于管(guan)子(zi)的(de)(de)开启(qi)电(dian)压(ya)，为(wei)了防止误导通(tong)，在其截止 时应提供负(fu)的(de)(de)栅源电(dian)压(ya)；④功率(lv)开关管(guan)开关时所需(xu)驱(qu)动电(dian)流(liu)为(wei)栅极电(dian)容的(de)(de)充放电(dian)电(dian)流(liu)，功率(lv)管(guan)极间电(dian)容越(yue)(yue)大，所需(xu)电(dian)流(liu)越(yue)(yue)大，即带负(fu)载能力越(yue)(yue)大。
图(tu)7（a）为常用(yong)的(de)小(xiao)功率(lv)驱(qu)动电(dian)(dian)路，简(jian)单可靠(kao)成本低。适用(yong)于(yu)不(bu)要求(qiu)隔离(li)的(de)小(xiao)功率(lv)开(kai)关设(she)备。图(tu)7（b）所示驱(qu)动电(dian)(dian)路开(kai)关 速度很(hen)快(kuai)，驱(qu)动能力(li)强，为防止两(liang)个MOSFET管(guan)直通，通常串接一(yi)个0.5～1Ω小(xiao)电(dian)(dian)阻用(yong)于(yu)限流，该电(dian)(dian)路适用(yong)于(yu)不(bu)要求(qiu)隔离(li)的(de)中功率(lv)开(kai)关设(she)备。这两(liang)种(zhong)电(dian)(dian)路特(te) 点是结(jie)构简(jian)单。
功率MOSFET属于电(dian)(dian)(dian)压(ya)(ya)(ya)型控制器(qi)件，只要栅极和源极之间(jian)施加的(de)电(dian)(dian)(dian)压(ya)(ya)(ya)超过其阀值电(dian)(dian)(dian)压(ya)(ya)(ya)就会导通。由(you)于MOSFET存在结电(dian)(dian)(dian)容(rong)，关断(duan)时其漏源两(liang)端电(dian)(dian)(dian)压(ya)(ya)(ya)的(de)突然 上升将会通过结电(dian)(dian)(dian)容(rong)在栅源两(liang)端产(chan)生干(gan)(gan)(gan)扰(rao)电(dian)(dian)(dian)压(ya)(ya)(ya)。常(chang)用的(de)互补(bu)驱动(dong)电(dian)(dian)(dian)路(lu)的(de)关断(duan)回路(lu)阻抗(kang)小，关断(duan)速度较(jiao)快，但它(ta)不(bu)能提供负(fu)压(ya)(ya)(ya)，故抗(kang)干(gan)(gan)(gan)扰(rao)性(xing)较(jiao)差。为了(le)提高电(dian)(dian)(dian)路(lu)的(de)抗(kang)干(gan)(gan)(gan) 扰(rao)性(xing)，可(ke)在此种驱动(dong)电(dian)(dian)(dian)路(lu)的(de)基础(chu)上增加一(yi)级有V1、V2、R组成的(de)电(dian)(dian)(dian)路(lu)，产(chan)生一(yi)个负(fu)压(ya)(ya)(ya)，电(dian)(dian)(dian)路(lu)原理(li)图(tu)如图(tu)8所(suo)示。
当(dang)V1导(dao)通(tong)时(shi)，V2关(guan)断(duan)(duan)(duan)(duan)(duan)，两(liang)个MOSFET中的上(shang)(shang)管(guan)(guan)的栅、源(yuan)极(ji)放电，下管(guan)(guan)的栅、源(yuan)极(ji)充(chong)(chong)电，即(ji)上(shang)(shang)管(guan)(guan)关(guan)断(duan)(duan)(duan)(duan)(duan)，下管(guan)(guan)导(dao)通(tong)，则被驱动的功率(lv)管(guan)(guan)关(guan)断(duan)(duan)(duan)(duan)(duan)；反(fan)之V（1）关(guan)断(duan)(duan)(duan)(duan)(duan) 时(shi)，V2导(dao)通(tong)，上(shang)(shang)管(guan)(guan)导(dao)通(tong)，下管(guan)(guan)关(guan)断(duan)(duan)(duan)(duan)(duan)，使驱动的管(guan)(guan)子导(dao)通(tong)。因为上(shang)(shang)下两(liang)个管(guan)(guan)子的栅、源(yuan)极(ji)通(tong)过不(bu)(bu)同的回路充(chong)(chong)放电，包含有(you)V2的回路，由于V2会不(bu)(bu)断(duan)(duan)(duan)(duan)(duan)退出(chu)饱和直(zhi)至(zhi) 关(guan)断(duan)(duan)(duan)(duan)(duan)，所(suo)以对(dui)于S1而(er)言导(dao)通(tong)比(bi)关(guan)断(duan)(duan)(duan)(duan)(duan)要慢，对(dui)于S2而(er)言导(dao)通(tong)比(bi)关(guan)断(duan)(duan)(duan)(duan)(duan)要快，所(suo)以两(liang)管(guan)(guan)发热(re)程(cheng)度也不(bu)(bu)完(wan)全一样，S1比(bi)S2发热(re)严重。
该(gai)驱动电路的(de)缺点是(shi)需(xu)要双(shuang)电源，且由(you)于(yu)R的(de)取值不(bu)能过大，否则会使V1深度饱和，影响关断速度，所以R上会有一定的(de)损(sun)耗。
1.正激式驱动电(dian)路。电(dian)路原理如图9（a）所示，N3为(wei)去磁绕组，S2为(wei)所驱动的功率(lv)管。R2为(wei)防止功率(lv)管栅极(ji)、源极(ji)端(duan)电(dian)压振荡(dang)的一个阻尼电(dian)阻。因不(bu)要求漏感(gan)较小，且(qie)从(cong)速度方面考虑，一般R2较小，故(gu)在分析中(zhong)忽略(lve)不(bu)计。
其等效(xiao)电路图(tu)如图(tu)9（b）所示脉(mai)冲不要求(qiu)的(de)(de)(de)(de)副边并联一电阻R1，它(ta)做为正(zheng)激变换器的(de)(de)(de)(de)假负载，用于消除(chu)关(guan)(guan)断期间输出电压发生振(zhen)荡而误导通。同(tong)时它(ta)还可 以作为功率MOSFET关(guan)(guan)断时的(de)(de)(de)(de)能(neng)量(liang)泄放回(hui)路。该驱(qu)(qu)动电路的(de)(de)(de)(de)导通速度(du)主要与被(bei)驱(qu)(qu)动的(de)(de)(de)(de)S2栅极、源极等效(xiao)输入电容的(de)(de)(de)(de)大(da)小、S1的(de)(de)(de)(de)驱(qu)(qu)动信(xin)号的(de)(de)(de)(de)速度(du)以及S1所能(neng) 提供的(de)(de)(de)(de)电流(liu)大(da)小有(you)关(guan)(guan)。由仿(fang)真及分(fen)析可知，占空比D越(yue)(yue)小、R1越(yue)(yue)大(da)、L越(yue)(yue)大(da)，磁化(hua)电流(liu)越(yue)(yue)小，U1值(zhi)越(yue)(yue)小，关(guan)(guan)断速度(du)越(yue)(yue)慢。该电路具(ju)有(you)以下优点：
①电路(lu)结构(gou)简单(dan)可靠，实现了隔离驱动。
②只需(xu)单(dan)电(dian)源即可提供导通时的(de)正、关断时负压。
③占空比固(gu)定(ding)时，通过合理的参数设计，此驱动电路也具有较(jiao)快(kuai)的开(kai)关速度。
该电(dian)路存(cun)在的缺点(dian)：一(yi)是由于隔离(li)变(bian)压器副边(bian)需要(yao)噎嗝(ge)假(jia)负(fu)载防振荡，故电(dian)路损(sun)耗较(jiao)(jiao)大；二(er)是当占空比变(bian)化(hua)(hua)时关断(duan)速(su)度变(bian)化(hua)(hua)较(jiao)(jiao)大。脉宽较(jiao)(jiao)窄时，由于是储存(cun)的能量减少导致MOSFET栅极的关断(duan)速(su)度变(bian)慢。
2.有(you)隔离(li)变压器的互(hu)补驱动电(dian)路。如图10所示，V1、V2为(wei)互(hu)补工作，电(dian)容C起隔离(li)直流的作用，T1为(wei)高(gao)(gao)频、高(gao)(gao)磁率的磁环(huan)或磁罐(guan)。
导(dao)通时隔(ge)离变(bian)压(ya)器(qi)上的电压(ya)为(wei)(wei)(wei)（1-D）Ui、关断时为(wei)(wei)(wei)D Ui，若主功率管(guan)S可靠(kao)导(dao)通电压(ya)为(wei)(wei)(wei)12V，而(er)隔(ge)离变(bian)压(ya)器(qi)原副边匝比N1/N2为(wei)(wei)(wei)12/[（1-D）Ui]。为(wei)(wei)(wei)保证导(dao)通期(qi)间(jian)GS电压(ya)稳定C值可稍(shao)取大些。该电路(lu)具有以下(xia)优点(dian)：
①电路结构简单可靠，具有电气(qi)隔(ge)离(li)作用(yong)。当脉宽变化(hua)时，驱动的(de)关断能力不会随着变化(hua)。
②该电(dian)(dian)路只需一(yi)个(ge)电(dian)(dian)源(yuan)，即为单(dan)电(dian)(dian)源(yuan)工作。隔直电(dian)(dian)容(rong)C的(de)作用可以(yi)在关断所驱动的(de)管子时提(ti)供一(yi)个(ge)负压，从而加速了功率(lv)管的(de)关断，且有较(jiao)高的(de)抗干扰能力(li)。
但(dan)该电(dian)(dian)(dian)路(lu)存在的(de)(de)一个较(jiao)大(da)(da)缺点是输出电(dian)(dian)(dian)压(ya)(ya)(ya)的(de)(de)幅值(zhi)会随(sui)着(zhe)占空(kong)比的(de)(de)变化而变化。当D较(jiao)小(xiao)时(shi)，负向电(dian)(dian)(dian)压(ya)(ya)(ya)小(xiao)，该电(dian)(dian)(dian)路(lu)的(de)(de)抗(kang)干扰性变差，且正向电(dian)(dian)(dian)压(ya)(ya)(ya)较(jiao)高(gao)，应(ying)该注意(yi)使其 幅值(zhi)不超(chao)过(guo)MOSFET栅极的(de)(de)允许(xu)电(dian)(dian)(dian)压(ya)(ya)(ya)。当D大(da)(da)于(yu)0.5时(shi)驱动电(dian)(dian)(dian)压(ya)(ya)(ya)正向电(dian)(dian)(dian)压(ya)(ya)(ya)小(xiao)于(yu)其负向电(dian)(dian)(dian)压(ya)(ya)(ya)，此时(shi)应(ying)该注意(yi)使其负电(dian)(dian)(dian)压(ya)(ya)(ya)值(zhi)不超(chao)过(guo)MOAFET栅极允许(xu)电(dian)(dian)(dian)压(ya)(ya)(ya)。所 以该电(dian)(dian)(dian)路(lu)比较(jiao)适用于(yu)占空(kong)比固定或占空(kong)比变化范围(wei)不大(da)(da)以及占空(kong)比小(xiao)于(yu)0.5的(de)(de)场合。
电(dian)(dian)(dian)(dian)(dian)(dian)路(lu)构成如图11所示。其(qi)中UC3724用来产生(sheng)高(gao)(gao)频(pin)(pin)(pin)(pin)载(zai)(zai)波(bo)信(xin)号(hao)(hao)，载(zai)(zai)波(bo)频(pin)(pin)(pin)(pin)率(lv)(lv)(lv)由(you)电(dian)(dian)(dian)(dian)(dian)(dian)容CT和(he)电(dian)(dian)(dian)(dian)(dian)(dian)阻RT决定。一(yi)般(ban)载(zai)(zai)波(bo)频(pin)(pin)(pin)(pin)率(lv)(lv)(lv)小于(yu)(yu)600kHz，4脚(jiao)和(he)6脚(jiao)两端产生(sheng) 高(gao)(gao)频(pin)(pin)(pin)(pin)调(diao)制(zhi)波(bo)，经高(gao)(gao)频(pin)(pin)(pin)(pin)小磁(ci)环(huan)(huan)变(bian)(bian)压(ya)(ya)器隔离后(hou)送到(dao)UC3725芯片7、8两脚(jiao)经UC3725进(jin)行调(diao)制(zhi)后(hou)得到(dao)驱(qu)动(dong)信(xin)号(hao)(hao)，UC3725内部(bu)有一(yi)肖(xiao)特基整流(liu)桥同时将 7、8脚(jiao)的(de)(de)高(gao)(gao)频(pin)(pin)(pin)(pin)调(diao)制(zhi)波(bo)整流(liu)成一(yi)直流(liu)电(dian)(dian)(dian)(dian)(dian)(dian)压(ya)(ya)供驱(qu)动(dong)所需功(gong)率(lv)(lv)(lv)。一(yi)般(ban)来说(shuo)载(zai)(zai)波(bo)频(pin)(pin)(pin)(pin)率(lv)(lv)(lv)越(yue)高(gao)(gao)驱(qu)动(dong)延时越(yue)小，但太(tai)高(gao)(gao)抗干扰变(bian)(bian)差；隔离变(bian)(bian)压(ya)(ya)器磁(ci)化电(dian)(dian)(dian)(dian)(dian)(dian)感越(yue)大磁(ci)化电(dian)(dian)(dian)(dian)(dian)(dian)流(liu)越(yue) 小，UC3724发(fa)热越(yue)少，但太(tai)大使匝(za)数(shu)增多导致寄生(sheng)参数(shu)影响变(bian)(bian)大，同样(yang)会(hui)使抗干扰能力降低。根据实验数(shu)据得出：对(dui)于(yu)(yu)开关频(pin)(pin)(pin)(pin)率(lv)(lv)(lv)小于(yu)(yu)100kHz的(de)(de)信(xin)号(hao)(hao)一(yi)般(ban) 取（400～500）kHz载(zai)(zai)波(bo)频(pin)(pin)(pin)(pin)率(lv)(lv)(lv)较(jiao)(jiao)好(hao)(hao)，变(bian)(bian)压(ya)(ya)器选用较(jiao)(jiao)高(gao)(gao)磁(ci)导如5K、7K等高(gao)(gao)频(pin)(pin)(pin)(pin)环(huan)(huan)形磁(ci)芯，其(qi)原边磁(ci)化电(dian)(dian)(dian)(dian)(dian)(dian)感小于(yu)(yu)约1毫(hao)亨左右(you)(you)为好(hao)(hao)。这种驱(qu)动(dong)电(dian)(dian)(dian)(dian)(dian)(dian)路(lu)仅(jin)适合(he)于(yu)(yu)信(xin) 号(hao)(hao)频(pin)(pin)(pin)(pin)率(lv)(lv)(lv)小于(yu)(yu)100kHz的(de)(de)场合(he)，因(yin)信(xin)号(hao)(hao)频(pin)(pin)(pin)(pin)率(lv)(lv)(lv)相对(dui)载(zai)(zai)波(bo)频(pin)(pin)(pin)(pin)率(lv)(lv)(lv)太(tai)高(gao)(gao)的(de)(de)话，相对(dui)延时太(tai)多，且所需驱(qu)动(dong)功(gong)率(lv)(lv)(lv)增大，UC3724和(he)UC3725芯片发(fa)热温升较(jiao)(jiao)高(gao)(gao)，故 100kHz以上开关频(pin)(pin)(pin)(pin)率(lv)(lv)(lv)仅(jin)对(dui)较(jiao)(jiao)小极(ji)电(dian)(dian)(dian)(dian)(dian)(dian)容的(de)(de)MOSFET才可以。对(dui)于(yu)(yu)1kVA左右(you)(you)开关频(pin)(pin)(pin)(pin)率(lv)(lv)(lv)小于(yu)(yu)100kHz的(de)(de)场合(he)，它是一(yi)种良好(hao)(hao)的(de)(de)驱(qu)动(dong)电(dian)(dian)(dian)(dian)(dian)(dian)路(lu)。该(gai)电(dian)(dian)(dian)(dian)(dian)(dian)路(lu)具(ju)有以 下特点：单电(dian)(dian)(dian)(dian)(dian)(dian)源工(gong)作，控(kong)制(zhi)信(xin)号(hao)(hao)与驱(qu)动(dong)实现隔离，结构简单尺寸较(jiao)(jiao)小，尤其(qi)适用于(yu)(yu)占(zhan)空比变(bian)(bian)化不确定或信(xin)号(hao)(hao)频(pin)(pin)(pin)(pin)率(lv)(lv)(lv)也(ye)变(bian)(bian)化的(de)(de)场合(he)。
联系方(fang)式：邹(zou)先生
联系电话：0755-83888366-8022
手机：18123972950
QQ：2880195519
联(lian)系地址：深圳市福田区(qu)车(che)公庙天安数码城(cheng)天吉大厦(sha)CD座5C1
请(qing)搜微信(xin)公(gong)众(zhong)号(hao):“KIA半导体”或扫(sao)一(yi)扫(sao)下图(tu)“关注”官方微信(xin)公(gong)众(zhong)号(hao)
请(qing)“关注”官方微信公众号:提供(gong) MOS管 技(ji)术帮助
