MOS管击穿 你了解几种-MOS管击穿分析

MOS管击穿有哪些?

场效应管的(de)三极：源级S 漏级D 栅级G。

先(xian)讲测(ce)试条(tiao)件(jian)，都(dou)是源栅(zha)衬底都(dou)是接地，然后扫描漏极(ji)电压，直至Drain端电流达(da)到1uA。所以从器件(jian)结构上看(kan)，它的漏电通道有三条(tiao)：Drain到source、Drain到Bulk、Drain到Gate。

（一） Drain-》Source穿通击穿

这(zhei)个主要(yao)(yao)是(shi)Drain加反偏电压后，使得Drain/Bulk的(de)PN结耗(hao)尽(jin)区(qu)延(yan)展(zhan)，当(dang)耗(hao)尽(jin)区(qu)碰到Source的(de)时候(hou)，那(nei)源漏之间就不需要(yao)(yao)开启就形(xing)成了 通(tong)路，所以叫做穿(chuan)通(tong)（punch through）。那(nei)如(ru)何(he)防(fang)止(zhi)穿(chuan)通(tong)呢(ni)？这(zhei)就要(yao)(yao)回到二极管反偏特性了，耗(hao)尽(jin)区(qu)宽度(du)除(chu)了与电压有(you)关，还与两边的(de)掺(chan)杂浓度(du)有(you)关，浓度(du)越(yue)高(gao)可以抑制(zhi)耗(hao)尽(jin)区(qu)宽度(du)延(yan) 展(zhan)，所以flow里面有(you)个防(fang)穿(chuan)通(tong)注入（APT： AnTI Punch Through），记住它要(yao)(yao)打(da)和well同type的(de)specis。当(dang)然实际遇到WAT的(de)BV跑(pao)了而(er)且确定是(shi)从Source端(duan)走(zou)了，可能还要(yao)(yao)看是(shi)否 PolyCD或(huo)者Spacer宽度(du)，或(huo)者LDD_IMP问题了，那(nei)如(ru)何(he)排除(chu)呢(ni)？这(zhei)就要(yao)(yao)看你是(shi)否NMOS和PMOS都跑(pao)了？POLY CD可以通(tong)过Poly相关的(de)WAT来验证。对(dui)吧(ba)？

对于穿通击穿，有以下一些特征：

（1）穿通击穿的击穿点软(ruan)，击穿过程中，电流有逐步增大的特征，这是因(yin)为耗尽(jin)(jin)层(ceng)扩展较宽(kuan)，产(chan)生(sheng)电流较大。另一方面(mian)，耗尽(jin)(jin)层(ceng)展宽(kuan)大容易发生(sheng)DIBL效应，使源(yuan)衬底结正偏出现电流逐步增大的特征。

（2）穿(chuan)通击(ji)穿(chuan)的(de)软(ruan)击(ji)穿(chuan)点发生在源漏的(de)耗尽层(ceng)相接时(shi)，此时(shi)源端的(de)载(zai)流子注入到耗尽层(ceng)中，被(bei)耗尽层中的(de)(de)电(dian)(dian)场加速达到漏端(duan)，因(yin)此，穿(chuan)(chuan)(chuan)通击(ji)(ji)穿(chuan)(chuan)(chuan)的(de)(de)电(dian)(dian)流也有(you)急剧(ju)增大(da)点，这个电(dian)(dian)流的(de)(de)急剧(ju)增大(da)和雪(xue)崩(beng)(beng)(beng)击(ji)(ji)穿(chuan)(chuan)(chuan)时(shi)电(dian)(dian)流急剧(ju)增大(da)不同，这时(shi)的(de)(de)电(dian)(dian)流相当(dang)于源衬(chen)底PN结正向导通时(shi)的(de)(de)电(dian)(dian)流，而雪(xue)崩(beng)(beng)(beng)击(ji)(ji)穿(chuan)(chuan)(chuan)时(shi)的(de)(de)电(dian)(dian)流主要为PN结反向击(ji)(ji)穿(chuan)(chuan)(chuan)时(shi)的(de)(de)雪(xue)崩(beng)(beng)(beng)电(dian)(dian)流，如不作限流，雪(xue)崩(beng)(beng)(beng)击(ji)(ji)穿(chuan)(chuan)(chuan)的(de)(de)电(dian)(dian)流要大(da)。

（3）穿(chuan)通击(ji)穿(chuan)一般不会出现破坏(huai)性击(ji)穿(chuan)。因为穿(chuan)通击(ji)穿(chuan)场强(qiang)没有达到雪(xue)崩(beng)击(ji)穿(chuan)的场强(qiang)，不会产生大量电子空穴对。

（4）穿通击穿一般发生在沟(gou)道(dao)体内，沟(gou)道(dao)表(biao)面(mian)不(bu)容易发生穿通，这主要是由(you)于沟(gou)道(dao)注(zhu)入使表(biao)面(mian)浓(nong)(nong)度(du)比浓(nong)(nong)度(du)大(da)造成，所以(yi)，对NMOS管一般都(dou)有防穿通注(zhu)入。

（5）一般的(de)，鸟嘴边(bian)缘的(de)浓度比沟(gou)道中间(jian)浓度大，所以穿(chuan)通击(ji)穿(chuan)一般发生在沟(gou)道中间(jian)。

（6）多晶栅长度对穿(chuan)(chuan)通击穿(chuan)(chuan)是(shi)有影响的，随(sui)着栅长度增加，击穿(chuan)(chuan)增大。而对雪崩击穿(chuan)(chuan)，严格来(lai)说也有影响，但是(shi)没(mei)有那么显著。

（二） Drain-》Bulk雪崩击穿

这(zhei)就单纯是PN结(jie)雪崩击(ji)(ji)穿(chuan)(chuan)了（**alanche Breakdown），主要(yao)是漏(lou)极反偏(pian)电压(ya)下使(shi)得(de)PN结(jie)耗尽区展宽，则(ze)反偏(pian)电场加在了PN结(jie)反偏(pian)上(shang)面，使(shi)得(de)电子加速撞(zhuang)击(ji)(ji)晶格产(chan)生新(xin)的(de)(de)电子空穴对(dui) （Electron-Hole pair），然后电子继续撞(zhuang)击(ji)(ji)，如此(ci)雪崩倍增(zeng)下去(qu)导致击(ji)(ji)穿(chuan)(chuan)，所以这(zhei)种击(ji)(ji)穿(chuan)(chuan)的(de)(de)电流几乎快速增(zeng)大，I-V curve几乎垂(chui)直上(shang)去(qu)，很(hen)容烧毁的(de)(de)。（这(zhei)点和源漏(lou)穿(chuan)(chuan)通击(ji)(ji)穿(chuan)(chuan)不一(yi)样）

那(nei)如何改(gai)善这个juncTIon BV呢？所以主要(yao)还是从PN结本身特(te)性讲起(qi)，肯(ken)定要(yao)降(jiang)低耗尽区(qu)电(dian)场，防止(zhi)碰撞(zhuang)产生(sheng)电(dian)子空(kong)穴对，降(jiang)低电(dian)压(ya)肯(ken)定不行(xing)，那(nei)就(jiu)(jiu)只能增加耗尽区(qu)宽度了(le)，所以要(yao)改(gai)变(bian) doping profile了(le)，这就(jiu)(jiu)是为什么突(tu)变(bian)结（Abrupt juncTIon）的击穿电(dian)压(ya)比缓变(bian)结（Graded JuncTIon）的低。这就(jiu)(jiu)是学(xue)以致用，别人(ren)云(yun)亦(yi)云(yun)啊(a)。

当然除了doping profile，还有就是(shi)doping浓(nong)(nong)度(du)(du)，浓(nong)(nong)度(du)(du)越大(da)(da)，耗尽(jin)区宽(kuan)度(du)(du)越窄(zhai)，所以电(dian)场强(qiang)度(du)(du)越强(qiang)，那肯(ken)定(ding)就降(jiang)低(di)(di)击穿电(dian)压了。而(er)且(qie)还有个规律是(shi)击穿电(dian)压通常是(shi)由低(di)(di) 浓(nong)(nong)度(du)(du)的那边(bian)浓(nong)(nong)度(du)(du)影响更大(da)(da)，因为那边(bian)的耗尽(jin)区宽(kuan)度(du)(du)大(da)(da)。公式是(shi)BV=K*（1/Na+1/Nb），从公式里也可以看出Na和Nb浓(nong)(nong)度(du)(du)如果差10倍，几乎其中(zhong)一 个就可以忽略了。

那实际的process如果发现BV变小，并且确认是从junction走的，那好好查查你的Source/Drain implant了

（三）Drain-》Gate击穿

这(zhei)(zhei)个(ge)(ge)主要是Drain和Gate之(zhi)间(jian)的(de)(de)Overlap导致的(de)(de)栅极氧化层击(ji)穿，这(zhei)(zhei)个(ge)(ge)有点类似GOX击(ji)穿了(le)，当然(ran)它更像 Poly finger的(de)(de)GOX击(ji)穿了(le)，所以(yi)他可能(neng)更care poly profile以(yi)及sidewall damage了(le)。当然(ran)这(zhei)(zhei)个(ge)(ge)Overlap还有个(ge)(ge)问(wen)题就是GIDL，这(zhei)(zhei)个(ge)(ge)也会贡献(xian)Leakage使得BV降(jiang)低。上面讲的(de)(de)就是MOSFET的(de)(de)击(ji)穿的(de)(de)三个(ge)(ge)通道，通常BV的(de)(de)case以(yi)前(qian)两种居多(duo)。

上面讲(jiang)的(de)(de)都(dou)是(shi)(shi)Off-state下的(de)(de)击(ji)穿，也就是(shi)(shi)Gate为(wei)(wei)0V的(de)(de)时(shi)(shi)候(hou)，但是(shi)(shi)有的(de)(de)时(shi)(shi)候(hou)Gate开启(qi)下Drain加电(dian)压过高(gao)也会导致击(ji)穿的(de)(de)，我们称之为(wei)(wei) On-state击(ji)穿。这种情(qing)况(kuang)尤其喜欢发生在Gate较低电(dian)压时(shi)(shi)，或者管子刚(gang)刚(gang)开启(qi)时(shi)(shi)，而且几乎(hu)都(dou)是(shi)(shi)NMOS。所以我们通常WAT也会测试BVON，

不(bu)要以为很(hen)奇(qi)怪，但(dan)是测试condition一定要注(zhu)意，Gate不(bu)是随便加电压的哦，必须(xu)是Vt附近的电压。（本文开始我(wo)贴的那张(zhang)图(tu)，Vg越低(di)时on-state击穿越低(di)）

有(you)可(ke)能(neng)是Snap-back导致(zhi)(zhi)的，只是测(ce)试机台limitation无法测(ce)试出标(biao)准的snap-back曲线(xian)。另外也有(you)可(ke)能(neng)是开启瞬间电(dian)流(liu)密度太大，导致(zhi)(zhi)大量(liang)电(dian)子在PN结附近被耗尽区(qu)电(dian)场加速撞击。

联系方式：邹先生

联系电话：0755-83888366-8022

手机：18123972950

QQ：2880195519

联系(xi)地(di)址(zhi)：深圳(zhen)市福田区车(che)公庙(miao)天(tian)安(an)数码(ma)城天(tian)吉大厦(sha)CD座5C1

请搜微信(xin)公众号:“KIA半(ban)导体(ti)”或扫一扫下图“关注”官方微信(xin)公众号

请“关(guan)注”官方微(wei)信(xin)公众号:提(ti)供 MOS管(guan) 技术帮助